一种可校准的阻抗电路制造技术

本发明专利技术提供了一种可校准的阻抗电路，能够通过控制电路和可控阻抗的驱动电路配合实现不同工作模式下需要的等效阻抗。同时，本发明专利技术提供的可控阻抗的驱动电路包括有多个等效阻抗的驱动单元，且所有驱动单元的上拉可控阻抗模块之间并联，及所有驱动单元的下拉可控阻抗模块之间并联，进而能够通过独立的可控阻抗模块实现第一等效阻抗至第N等效阻抗，且能够通过并联的可控阻抗模块实现更多的等效阻抗，进而满足不同工作模式下需要的多个等效阻抗值，由此能够减少电路中驱动单元的数量，进而能够减小可校准的阻抗电路占用的面积。减小可校准的阻抗电路占用的面积。减小可校准的阻抗电路占用的面积。

【技术实现步骤摘要】
一种可校准的阻抗电路


[0001]本专利技术涉及阻抗电路
，更为具体地说，涉及一种可校准的阻抗电路。

技术介绍

[0002]NAND闪存物理接口是SSD(固态盘)或存储卡系统中数据通路的重要组成部分，为NAND闪存和闪存控制器芯片之间的数据通信链路提供高速收发驱动接口电路。NAND闪存物理接口电路的收发驱动电路通常需满足国际ONFI标准的时序与阻抗匹配要求。对于ONFI4.2，其中需支持NV
‑
DDR、NV
‑
DDR2和NV
‑
DDR3等高速接口，因而对高速物理接口的信号完整性和阻抗匹配提出更为苛刻的要求。
[0003]高速NAND闪存物理接口电路通常需包括OCD(On
‑
Chip Driver)与ODT(On
‑
Die Termination)电路，为了驱动接口电路和实现阻抗匹配，OCD和ODT电路的基本单元都是由非线性晶体管和线性无源阻抗串联组成。其中OCD的等效阻抗和ODT的等效阻抗分别用Ron和Rtt表示。但由于受PVT(Process、Voltage、Temperature)影响，接口电路中OCD和ODT电路的输出性能会出现较大的起伏。在某些极端条件下，接口电路的阻抗变化会超出ONFi 4.2标准规定的范畴，因此需要对接口电路中等效的Ron和Rtt阻抗进行校准。

技术实现思路

[0004]有鉴于此，本专利技术提供了一种可校准的阻抗电路，有效解决现有技术存在的技术问题，在完成阻抗校准并且同时实现不同工作模式下需要的阻抗值的基础上，能够减少电路中驱动单元的数量，进而能够减小可校准的阻抗电路的占用面积。
[0005]为实现上述目的，本专利技术提供的技术方案如下：
[0006]一种可校准的阻抗电路，包括：控制电路和可控阻抗的驱动电路；
[0007]所述控制电路用于根据参考阻抗和不同工作模式下需要的等效阻抗值而输出选择信号、上拉转换校准码和下拉转换校准码；
[0008]所述可控阻抗的驱动电路包括：并联的多个驱动单元，所述驱动单元包括上拉可控阻抗模块和下拉可控阻抗模块，所述上拉可控阻抗模块一端与电源端相连、且另一端与IO接口相连；及所述下拉可控阻抗模块的一端与接地端相连、且另一端与所述IO接口相连，所述上拉可控阻抗模块和所述下拉可控阻抗模块均用于生成第一等效阻抗至第N等效阻抗，N为大于或等于2的整数；
[0009]所述可控阻抗的驱动电路用于根据工作模式信号中OCD_ODT信号和所述选择信号，将所述上拉转换校准码转换为上拉驱动码，并通过所述上拉驱动码选择所述上拉可控阻抗模块工作而获取与所述参考阻抗匹配的等效阻抗；或将所述下拉转换校准码转换为下拉驱动码，并通过所述下拉驱动码选择所述下拉可控阻抗模块工作而获取与OCD工作模式下需要的等效阻抗值匹配的等效阻抗；
[0010]及，所述可控阻抗的驱动电路用于根据工作模式信号中OCD_ODT信号、ODT_EN信号和所述选择信号，将所述上拉转换校准码转换为上拉驱动码，同时将所述下拉转换校准码
转换为下拉驱动码，并通过所述上拉驱动码选择所述上拉可控阻抗模块工作、且同时通过所述下拉驱动码选择所述下拉可控阻抗模块工作，而获取与ODT工作模式下需要的等效阻抗值匹配的等效阻抗。
[0011]可选的，所述控制电路包括：逻辑电路、校准码产生电路和控制移位器；
[0012]所述校准码产生电路用于根据所述参考阻抗生成上拉校准码和下拉校准码；
[0013]所述逻辑电路用于根据所述不同工作模式下需要的等效阻抗值生成转换信号和所述选择信号，所述转换信号用于确定所述驱动单元的等效阻抗，其中，所述选择信号用于选择驱动单元进行工作；
[0014]所述控制移位器用于根据所述转换信号将所述上拉校准码转换为所述上拉转换校准码，及将所述下拉校准码转换为所述下拉转换校准码。
[0015]可选的，根据不同工作模式下需要的等效阻抗值和所述驱动单元生成的等效阻抗，确定所述转换信号和所述选择信号。
[0016]可选的，在所述OCD工作模式下，所述驱动单元的等效阻抗为所述第一等效阻抗至第N等效阻抗；其中，根据所述OCD工作模式下需要的等效阻抗值和所述驱动单元的等效阻抗，确定所述转换信号和所述选择信号，包括：
[0017]所述OCD工作模式下需要的等效阻抗值为50Ω，且所述驱动单元生成的等效阻抗包括150Ω，根据50＝150/3，确定转换信号用于确定所述驱动单元生成等效阻抗为150Ω，及所述选择信号用于选择3个生成等效阻抗为150Ω的驱动单元工作；
[0018]所述OCD工作模式下需要的等效阻抗值为35Ω，且所述驱动单元生成的等效阻抗包括150Ω和300Ω，根据35＝(150/3)//(300/3)，确定转换信号用于确定所述驱动单元生成等效阻抗为150Ω或300Ω，及所述选择信号用于选择3个生成等效阻抗为150Ω的驱动单元和3个生成等效阻抗为300Ω的驱动单元工作；
[0019]或者，所述OCD工作模式下需要的等效阻抗值为18Ω，且所述驱动单元生成的等效阻抗包括(150//300//600)Ω，在误差允许范围内根据18＝(150//300//600)/5，确定转换信号用于确定所述驱动单元生成等效阻抗为(150//300//600)，及所述选择信号用于选择5个生成等效阻抗为(150//300//600)的驱动单元。
[0020]可选的，在所述ODT工作模式下，所述驱动单元的等效阻抗为所述第一等效阻抗/2至第N等效阻抗/2；其中，根据所述ODT工作模式下需要的等效阻抗值和所述驱动单元的等效阻抗，确定所述转换信号和所述选择信号，包括：
[0021]所述ODT工作模式下需要的等效阻抗值为30Ω，且所述驱动单元生成的等效阻抗包括150Ω，根据30＝150/5，确定转换信号用于确定所述驱动单元生成等效阻抗为150Ω，及所述选择信号用于选择5个生成等效阻抗为150Ω的驱动单元。
[0022]可选的，所述可控阻抗的驱动电路包括多个模式选择电路，所述模式选择电路与所述驱动单元一一对应，所述模式选择电路用于接入所述工作模式信号、所述上拉转换校准码、所述下拉转换校准码和所述选择信号；
[0023]所述模式选择电路用于根据所述工作模式信号、所述上拉转换校准码、所述下拉转换校准码和所述选择信号生成所述上拉驱动码和/或所述下拉驱动码。
[0024]可选的，所述模式选择电路包括：第一与非门、第一非门、第二与非门、第一缓冲器、第一二选一选择器、第二二选一选择器、第二非门、或非门、第二缓冲器、第三与非门；
[0025]所述第一与非门的第一端接入所述选择信号，所述第一与非门的第二端接入所述上拉转换校准码，所述第一与非门的输出端与所述第一非门的输入端相连，所述第一非门的输出端与所述第二与非门的第一端相连，所述第二与非门的第二端与所述第一二选一选择器的输出端相连，所述第二与非门的输出端与所述第一缓冲器的输入端相连，所述第一缓冲器本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种可校准的阻抗电路，其特征在于，包括：控制电路和可控阻抗的驱动电路；所述控制电路用于根据参考阻抗和不同工作模式下需要的等效阻抗值而输出选择信号、上拉转换校准码和下拉转换校准码；所述可控阻抗的驱动电路包括：并联的多个驱动单元，所述驱动单元包括上拉可控阻抗模块和下拉可控阻抗模块，所述上拉可控阻抗模块一端与电源端相连、且另一端与IO接口相连；及所述下拉可控阻抗模块的一端与接地端相连、且另一端与所述IO接口相连，所述上拉可控阻抗模块和所述下拉可控阻抗模块均用于生成第一等效阻抗至第N等效阻抗，N为大于或等于2的整数；所述可控阻抗的驱动电路用于根据工作模式信号中OCD_ODT信号和所述选择信号，将所述上拉转换校准码转换为上拉驱动码，并通过所述上拉驱动码选择所述上拉可控阻抗模块工作而获取与所述参考阻抗匹配的等效阻抗；或将所述下拉转换校准码转换为下拉驱动码，并通过所述下拉驱动码选择所述下拉可控阻抗模块工作而获取与OCD工作模式下需要的等效阻抗值匹配的等效阻抗；及，所述可控阻抗的驱动电路用于根据工作模式信号中OCD_ODT信号、ODT_EN信号和所述选择信号，将所述上拉转换校准码转换为上拉驱动码，同时将所述下拉转换校准码转换为下拉驱动码，并通过所述上拉驱动码选择所述上拉可控阻抗模块工作、且同时通过所述下拉驱动码选择所述下拉可控阻抗模块工作，而获取与ODT工作模式下需要的等效阻抗值匹配的等效阻抗。2.根据权利要求1所述的可校准的阻抗电路，其特征在于，所述控制电路包括：逻辑电路、校准码产生电路和控制移位器；所述校准码产生电路用于根据所述参考阻抗生成上拉校准码和下拉校准码；所述逻辑电路用于根据所述不同工作模式下需要的等效阻抗值生成转换信号和所述选择信号，所述转换信号用于确定所述驱动单元的等效阻抗，其中，所述选择信号用于选择驱动单元进行工作；所述控制移位器用于根据所述转换信号将所述上拉校准码转换为所述上拉转换校准码，及将所述下拉校准码转换为所述下拉转换校准码。3.根据权利要求2所述的可校准的阻抗电路，其特征在于，根据不同工作模式下需要的等效阻抗值和所述驱动单元生成的等效阻抗，确定所述转换信号和所述选择信号。4.根据权利要求3所述的可校准的阻抗电路，其特征在于，在所述OCD工作模式下，所述驱动单元的等效阻抗为所述第一等效阻抗至第N等效阻抗；其中，根据所述OCD工作模式下需要的等效阻抗值和所述驱动单元的等效阻抗，确定所述转换信号和所述选择信号，包括：所述OCD工作模式下需要的等效阻抗值为50Ω，且所述驱动单元生成的等效阻抗包括150Ω，根据50＝150/3，确定转换信号用于确定所述驱动单元生成等效阻抗为150Ω，及所述选择信号用于选择3个生成等效阻抗为150Ω的驱动单元工作；所述OCD工作模式下需要的等效阻抗值为35Ω，且所述驱动单元生成的等效阻抗包括150Ω和300Ω，根据35＝(150/3)//(300/3)，确定转换信号用于确定所述驱动单元生成等效阻抗为150Ω或300Ω，及所述选择信号用于选择3个生成等效阻抗为150Ω的驱动单元和3个生成等效阻抗为300Ω的驱动单元工作；或者，所述OCD工作模式下需要的等效阻抗值为18Ω，且所述驱动单元生成的等效阻抗
包括(150//300//600)Ω，在误差允许范围内根据18＝(150//300//600)/5，确定转换信号...

【专利技术属性】
技术研发人员：海亚，刘飞，霍宗亮，叶甜春，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：