一种芯片封装结构制造技术

本实用新型专利技术涉及芯片封装技术领域，具体涉及一种芯片封装结构。所述芯片封装结构包括：基板，包括顶层、底层和中间层，顶层上设置有N个引脚，中间层上设置有连接至少两个引脚的线路，其中，N≥2；集成电路模块和至少一个电子元件，与基板电连接，集成电路模块上设置有M个端口，电子元件上设置有P个端口，每个端口适于经由顶层表面的线路与一个引脚连接，电子元件的端口适于经由引脚及中间层上的线路与集成电路模块的端口连接，其中，M、P为正整数，M+P＝N。本实用新型专利技术提供的芯片封装结构，通过设置基板的中间层上有连接至少两个引脚的线路，实现将线路布置在基板内部，从而减小线路环路，增强芯片的抗EMC、抗干扰能力。抗干扰能力。抗干扰能力。

【技术实现步骤摘要】
一种芯片封装结构


[0001]本技术涉及芯片封装
，具体涉及一种芯片封装结构。

技术介绍

[0002]随着社会的发展和科技的进步，芯片已成为各种电子产品不可或缺的零部件之一，芯片封装用于将芯片引脚与芯片上电器元件的信号脚连接，进而实现通过芯片引脚将芯片与外部电路连接，现有技术中的芯片封装通常直接采用铜基板工艺制作，并通过在基板的表面直接打线的方式来进行各个芯片引脚及电器元件信号脚之间的连接，由于通常芯片引脚与信号脚的数量较多，连接关系复杂，基板上的走线需注意避开不在其线路上的引脚，因而直接打线方式使得引脚之间的走线环路较大，进而导致芯片的抗EMC(电磁兼容性)、抗干扰能力较差，影响芯片的使用。

技术实现思路

[0003]因此，本技术要解决的技术问题在于克服现有技术中芯片封装结构走线环路较大的缺陷，从而提供一种走线环路小的芯片封装结构。
[0004]为解决上述技术问题，本技术提供的一种芯片封装结构，包括：
[0005]基板，包括顶层、底层和中间层，所述顶层上设置有N个引脚，所述中间层上设置有连接至少两个所述引脚的线路，其中，N≥2；
[0006]集成电路模块和至少一个电子元件，与所述基板电连接，所述集成电路模块上设置有M个端口，所述电子元件上设置有P个端口，每个所述端口适于经由所述顶层表面的线路与一个所述引脚连接，所述电子元件的端口适于经由所述引脚及所述中间层上的线路与所述集成电路模块的端口连接，其中，M、P为正整数，M+P＝N。
[0007]可选的，所述基板的中间层的数量为多层，至少两层所述中间层上的线路在所述顶层上的投影至少部分重合。
[0008]可选的，每层所述中间层上线路之间形成差分。
[0009]可选的，所述集成电路模块包括四个端口；所述电子元件的数量为两个，每个所述电子元件包括四个端口；所述中间层为四层，每层所述中间层上设置有一条所述线路，四条所述线路彼此独立、互不导通，每条所述线路适于依次连接第一电子元件上的一个端口、所述集成电路模块上的一个端口及第二电子元件上的一个端口。
[0010]可选的，所述电子元件或所述集成电路模块的端口与所述基板上的引脚之间的连接方式为在所述顶层表面打线连接。
[0011]可选的，所述基板还包括：过孔，所述过孔的数量与所述引脚的数量相等，一个所述过孔的一端与一个所述引脚连接，另一端与一层所述中间层上的线路连接。
[0012]可选的，所述基板的顶层、底层及中间层之间设置有铜屏蔽层，所述铜屏蔽层接地，适于屏蔽外部干扰。
[0013]可选的，所述底层为焊盘层，适于与外部结构焊接连接。
[0014]可选的，所述集成电路模块为ASIC。
[0015]可选的，所述电子元件为TMR或AMR或GMR。
[0016]本技术技术方案，具有如下优点：
[0017]1.本技术提供的芯片封装结构，通过设置集成电路模块及电子元件上的端口经由所述顶层表面的线路与基板的表面的引脚连接，实现所述集成电路模块及电子元件分别与所述基板上引脚的连接，并通过设置基板的中间层上有连接至少两个所述引脚的线路，实现连接至少两个所述引脚的线路布置在所述基板的内部，避免传统的直接将所有所述线路设置在基板表面的形式，从而避免了所述线路形成的环路较大的问题，从而减小了线路环路，从而增强了芯片的抗EMC(电磁兼容性)、抗干扰能力。
[0018]2.本技术提供的芯片封装结构，通过设置所述基板的中间层的数量为多层，实现每层所述中间层上的线路彼此独立、互不导通，不同所述中间层上的线路不会出现交叉连接的现象，同时设置至少两层所述中间层上的线路在所述顶层上的投影至少部分重合，其中重合部分为每条所述线路各自形成小回路时在沿基板厚度方向上所重叠的区域，保证每层所述中间层上的线路各自形成小回路的同时也不会互相影响。
[0019]3.本技术提供的芯片封装结构，通过设置过孔，并且一个所述过孔的一端与一个所述引脚连接，另一端与一层所述中间层上的线路连接，实现位于所述基板表面的引脚与中间层上线路的连接，从而实现经由所述基板内部走线，连接方便且可靠性高。
[0020]4.本技术提供的芯片封装结构，通过将所述基板的顶层、底层及中间层之间设置有铜屏蔽层，所述铜屏蔽层接地，实现屏蔽外部干扰，极大地减小了外界辐射对线路的影响，增强了芯片的抗干扰能力。
附图说明
[0021]为了更清楚地说明本技术具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本技术的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0022]图1为本技术芯片封装结构的结构示意图；
[0023]图2为本技术芯片封装结构线路与引脚连接示意图。
[0024]附图标记说明：
[0025]1、基板；11、第一引脚；12、第二引脚；13、第三引脚；14、第四引脚；15、第五引脚；16、第六引脚；17、第七引脚；18、第八引脚；19、第九引脚；110、第十引脚；111、第十一引脚；112、第十二引脚；2、第一电子元件；21、第一端口；22、第二端口；23、第三端口；24、第四端口；3、第二电子元件；31、第五端口；32、第六端口；33、第七端口；34、第八端口；4、集成电路模块；41、第九端口；42、第十端口；43、第十一端口；44、第十二端口；5、过孔；61、第一线路；62、第二线路；63、第三线路；64、第四线路。
具体实施方式
[0026]下面将结合附图对本技术的技术方案进行清楚、完整地描述，显然，所描述的实施例是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本
领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
[0027]在本技术的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“垂直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
[0028]在本技术的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本技术中的具体含义。
[0029]此外，下面所描述的本技术不同实施本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片封装结构，其特征在于，包括：基板(1)，包括顶层、底层和中间层，所述顶层上设置有N个引脚，所述中间层上设置有连接至少两个所述引脚的线路，其中，N≥2；集成电路模块(4)和至少一个电子元件，与所述基板(1)电连接，所述集成电路模块(4)上设置有M个端口，所述电子元件上设置有P个端口，每个所述端口适于经由所述顶层表面的线路与一个所述引脚连接，所述电子元件的端口适于经由所述引脚及所述中间层上的线路与所述集成电路模块(4)的端口连接，其中，M、P为正整数，M+P＝N。2.根据权利要求1所述的芯片封装结构，其特征在于，所述基板(1)的中间层的数量为多层，至少两层所述中间层上的线路在所述顶层上的投影至少部分重合。3.根据权利要求2所述的芯片封装结构，其特征在于，每层所述中间层上线路之间形成差分。4.根据权利要求3所述的芯片封装结构，其特征在于，所述集成电路模块(4)包括四个端口；所述电子元件的数量为两个，每个所述电子元件包括四个端口；所述中间层为四层，每层所述中间层上设置有一条所述线路，四条所述线路彼此独立、互不导通，每条所述线路适于依次连接第...

【专利技术属性】
技术研发人员：谈侃，白建民，周耀，于方艳，
申请(专利权)人：蚌埠希磁科技有限公司，
类型：新型
国别省市：