三维存储器及其制备方法技术

本申请公开了一种三维存储器及其制备方法。所述方法包括：在衬底上设置包括多个阶梯台阶的叠层结构；形成覆盖每个阶梯台阶顶面和侧壁的缓冲层；去除覆盖每个阶梯台阶侧壁的缓冲层，并在阶梯台阶上方形成介质层；以及去除每个阶梯台阶顶面的缓冲层及其下方的栅极牺牲层的一部分以形成空间，并在空间内填充导电材料以在每个阶梯台阶顶面形成浮动接触结构。材料以在每个阶梯台阶顶面形成浮动接触结构。材料以在每个阶梯台阶顶面形成浮动接触结构。

【技术实现步骤摘要】
三维存储器及其制备方法


[0001]本申请涉及半导体器件领域，更具体地，涉及三维存储器及其制备方法。

技术介绍

[0002]一般来说，三维存储器包括由栅极层和层间绝缘层交替堆叠形成的叠层结构，其中，通过位于叠层结构的台阶区的接触部以实现外部电路与栅极的电连接。在三维存储器的实际制备过程中，为了实现接触部与叠层结构中的栅极层之间的电连接，需要在覆盖叠层结构的介质层中蚀刻形成显露出台阶区的各栅极层顶面的接触孔，然后在接触孔中填充导电材料以形成接触部。
[0003]然而，随着三维存储器集成程度的提高以及堆叠层数的增加，台阶结构会导致接触孔的深度难以控制，因而在形成接触孔的过程中极易造成栅极层击穿。在这种情况下，在接触孔中填充用于形成接触部的导电材料之后，会导致不同栅极层之间的短接(即不同层之间的字线桥接)，从而引发存储器的失效。
[0004]因此，需要一种三维存储器及其制备方法，有效地改善字线桥接问题，从而提高三维存储器的电性能或良率。
[0005]应当理解，该
技术介绍
部分旨在部分地为理解该技术提供有用的背景，并不一定属于本申本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种三维存储器的制备方法，所述方法包括：在衬底上设置包括多个阶梯台阶的叠层结构，每个所述阶梯台阶包括栅极牺牲层和层间绝缘层，所述栅极牺牲层的上表面的至少一部分暴露；形成覆盖每个所述阶梯台阶顶面和侧壁的缓冲层；去除覆盖每个所述阶梯台阶侧壁的缓冲层，并在所述阶梯台阶上方形成介质层；以及去除每个所述阶梯台阶顶面的缓冲层及其下方的栅极牺牲层的一部分以形成空间，并在所述空间内填充导电材料以在每个所述阶梯台阶顶面形成浮动接触结构。2.根据权利要求1所述的方法，其特征在于，在形成所述缓冲层时选用刻蚀速率大于所述栅极牺牲层的材料。3.根据权利要求2所述的方法，其特征在于，所述缓冲层的材料为TS SIN，并且所述栅极牺牲层的材料为SIN。4.根据权利要求3所述的方法，其特征在于，以磷酸作为刻蚀剂，采用湿法刻蚀工艺去除每个所述阶梯台阶顶面的缓冲层及其下方的栅极牺牲层的一部分。5.根据权利要求1所述的方法，其特征在于，所述介质层填充去除所述侧壁的缓冲层所形成的空间。6.根据权利要求1所述的方法，其特征在于，在衬底上设置包括多个阶梯台阶的叠层结构包括：在所述衬底上方交替堆叠栅极牺牲层和层间绝缘层以形成叠层结构；将所述栅极牺牲层和层间绝缘层形成为具有多个阶梯台阶的阶梯形式，每个所述阶梯台阶的顶面分别暴露出相应的所述层间绝缘层的至少一部分；以及去除所述层间绝缘层的所述暴露的部分，以暴露出下方的所述栅极牺牲层的至少一部分。7.根据权利要求6所述的方法，其特征在于，去除所述层间绝缘层的暴露的部分包括：采用干法刻蚀工艺去除所述暴露的部分。8.根据权利要求1所述的方法，其特征在于，还包括：形成贯穿所述介质层并连接至所述浮动接触结构的接触孔，并在所述接触孔填充导电材料形成接触部。9.根据权利要求1所述的方法，其特征在于，还包括：形成贯穿所述介质层和所述缓冲层及其下方栅极牺牲层未被去除的部分并延伸至所述衬底...

【专利技术属性】
技术研发人员：张中，王迪，周文犀，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：