存储器及其编程操作方法、外围电路以及存储系统技术方案

本申请提供了一种存储器及其编程操作方法、外围电路、及存储系统。所述存储器沿预设方向依序包括串联连接的阵列共源极、底部层级、中部层级、顶部层级以及位线，所述存储器的编程操作方法包括：进行编程操作的预充电，包括：向所述阵列共源极和所述位线提供第一电压；以及向所述存储器中的已编程态存储单元提供第二电压，以使所述已编程态存储单元中的沟道导通，其中，所述已编程态存储单元位于所述中部层级和所述顶部层级中的至少之一；以及对所述中部层级中的中部待编程存储单元进行编程操作。作。作。

【技术实现步骤摘要】
存储器及其编程操作方法、外围电路以及存储系统


[0001]本申请涉及半导体
，更具体地，涉及存储器的编程操作方法、外围电路、存储器以及存储系统。

技术介绍

[0002]随着5G技术的应用、物联网应用的需求飞速增长，市场对于存储器的存储容量的需求日益增加。3D NAND Flash作为目前主流的存储器件，一般通过增加存储层数来增加存数容量。但在实际制作存储器的工艺中，由于深孔刻蚀工艺的局限性，一般会通过多次刻蚀来实现层数上的增加。例如，现有的主流产品已经采用了2层堆栈层的架构，未来堆栈层的数目可能会不断增加，如采用3堆栈层或者更多的堆栈层。
[0003]目前，在对3D NAND存储器进行编程操作时，通常会在该编程操作的预充电阶段向位于沟道源极侧端的源极端提供较大的正偏电压，以吸引沟道中的电子向源极端迁移并最终被该源极端吸收，从而降低沟道电荷密度。但是，随着3D NAND存储器中堆叠层数和堆叠层数目的增加，沟道长度越来越长堆叠层之间的结合区域越来越多，使得距离源极端较远处的沟道中的电子受到的电场力大小有限，而无法高效地向源极端迁移，进而导致在预充电阶段无法有效降低沟道电荷密度，编程干扰严重。

技术实现思路

[0004]本申请提供了一种存储器的编程操作方法，所述存储器沿预设方向依序包括串联连接的阵列共源极、底部层级、中部层级、顶部层级以及位线，所述方法包括：进行编程操作的预充电，包括：向所述阵列共源极和所述位线提供第一电压；以及向所述存储器中的已编程态存储单元提供第二电压，以使所述已编程态存储单元中的沟道导通，其中，所述已编程态存储单元位于所述中部层级和所述顶部层级中的至少之一；以及对所述中部层级中的中部待编程存储单元进行编程操作。
[0005]在一个实施方式中，所述第一电压小于所述第二电压。
[0006]在一个实施方式中，所述中部层级包括第二结合区域，用于电连接所述中部层级和所述顶部层级，其中，进行编程操作的预充电还包括：向所述第二结合区域提供所述第一电压；以及所述已编程态存储单元包括：所述顶部层级中的顶部已编程存储单元以及所述中部层级中的中部已编程存储单元。
[0007]在一个实施方式中，进行编程操作的预充电还包括：向所述存储器中的具有初始电压的单元提供所述第一电压，其中，具有初始电压的单元包括所述底部层级中的底部辅助单元和所述顶部层级中的顶部辅助单元中的至少之一。
[0008]在一个实施方式中，所述中部待编程存储单元与所述中部已编程存储单元相邻且位于所述中部已编程存储单元远离所述位线的一侧。
[0009]在一个实施方式中，进行编程操作的预充电的步骤包括：同时向所述阵列共源极、所述底部辅助单元、所述第二结合区域、所述顶部辅助单元以及所述位线提供所述第一电
压，以及向所述顶部已编程存储单元以及所述中部已编程存储单元提供所述第二电压。
[0010]在一个实施方式中，进行编程操作的预充电的步骤包括：在第一导通阶段，向所述第二结合区域、所述顶部辅助单元以及所述位线提供所述第一电压，以及向所述顶部已编程存储单元以及所述中部已编程存储单元提供所述第二电压；以及在所述第一导通阶段之后的第二导通阶段，向所述阵列共源极和所述底部辅助单元提供所述第一电压。
[0011]在一个实施方式中，进行编程操作的预充电的步骤包括：在第一导通阶段，向所述阵列共源极和所述底部辅助单元提供所述第一电压；以及在所述第一导通阶段之后的第二导通阶段，向所述第二结合区域、所述顶部辅助单元以及所述位线提供所述第一电压，以及向所述顶部已编程存储单元以及所述中部已编程存储单元提供所述第二电压。
[0012]在一个实施方式中，所述底部辅助单元包括底部选择晶体管和底部冗余存储单元，其中所述底部冗余存储单元与所述底部选择晶体管相邻且位于所述底部选择晶体管远离所述阵列共源极的一侧。
[0013]在一个实施方式中，所述顶部辅助单元包括顶部选择晶体管和顶部冗余存储单元，其中所述顶部冗余存储单元与所述顶部选择晶体管相邻且位于所述顶部选择晶体管远离所述位线的一侧。
[0014]在一个实施方式中，所述顶部已编程存储单元与所述顶部冗余存储单元相邻且位于所述顶部冗余存储单元远离所述位线的一侧。
[0015]在一个实施方式中，所述中部待编程存储单元包括多个待编程存储单元，对所述中部待编程存储单元进行编程操作包括：从靠近所述位线的所述待编程存储单元向远离所述位线的方向对所述待编程存储单元进行编程，其中，对每个所述待编程存储单元进行编程之前，进行所述编程操作的预充电步骤。
[0016]在一个实施方式中，所述中部层级包括分别通过中部结合区域串联连接的多个子中部层级。
[0017]在一个实施方式中，所述底部层级包括第一结合区域，用于电连接所述底部层级和所述中部层级，以及所述存储器包括分别位于所述底部层级、所述中部层级和所述顶部层级中的沟道结构，所述第一结合区域、所述第二结合区域以及所述中部结合区域位于所述沟道结构的中心，且使得所述沟道结构中的沟道层依序电连接。
[0018]在一个实施方式中，所述待编程存储单元包括栅极层、存储层以及沟道层，其中，对所述待编程存储单元进行编程时，向所述栅极层提供编程电压以使所述沟道层中的电子进入所述存储层。
[0019]本申请另一方面提供了一种存储器的外围电路。所述外围电路被配置为执行如上述的编程操作方法。
[0020]本申请另一方面提供了一种存储器。所述存储器包括：第一半导体结构，包括具有多个存储串的存储块，每个所述存储串包括沿预设方向依序串联连接的阵列共源极、底部层级、中部层级、顶部层级以及位线；以及外围电路，电连接到所述第一半导体结构，所述外围电路被配置为执行上述的编程操作方法。
[0021]本申请另一方面提供了一种存储系统，包括：至少一个上述的存储器；以及控制器，用于控制所述存储器执行上述的编程操作方法。
[0022]根据本申请的一个或多个实施方式提供的存储器的编程操作方法及存储器可至
少具有以下其中之一的优点：
[0023]1)向阵列共源极和位线提供第一电压，可以使沟道中的电子分别向阵列共源极端和位线端迁移，从而有利于降低沟道中的电荷浓度；
[0024]2)向存储器中的已编程态存储单元提供第二电压，可以使已编程态存储单元中的沟道导通，进而有助于使沟道中的电子分别向阵列共源极端和位线端迁移；以及
[0025]3)将已编程态存储单元设置于中部层级和顶部层级中的至少之一，并对中部层级中的中部待编程存储单元进行编程操作，有利于实现反向编程(即从顶部层级中的存储单元开始编程，逐渐向底部层级中的存储单元编程)，从而有利于减小底部层级中的存储单元的导通电压的干扰等，有利于提高存储特性。
附图说明
[0026]通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显。其中：
[0027]图1A是根据本申请的示例性实施方式的存储器的结本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器的编程操作方法，所述存储器沿预设方向依序包括串联连接的阵列共源极、底部层级、中部层级、顶部层级以及位线，所述方法包括：进行编程操作的预充电，包括：向所述阵列共源极和所述位线提供第一电压；以及向所述存储器中的已编程态存储单元提供第二电压，以使所述已编程态存储单元中的沟道导通，其中，所述已编程态存储单元位于所述中部层级和所述顶部层级中的至少之一；以及对所述中部层级中的中部待编程存储单元进行编程操作。2.根据权利要求1所述的编程操作方法，其特征在于，所述第一电压小于所述第二电压。3.根据权利要求2所述的编程操作方法，其特征在于，所述中部层级包括第二结合区域，用于电连接所述中部层级和所述顶部层级，其中，进行编程操作的预充电还包括：向所述第二结合区域提供所述第一电压；以及所述已编程态存储单元包括：所述顶部层级中的顶部已编程存储单元以及所述中部层级中的中部已编程存储单元。4.根据权利要求3所述的编程操作方法，其特征在于，进行编程操作的预充电还包括：向所述存储器中的具有初始电压的单元提供所述第一电压，其中，具有初始电压的单元包括所述底部层级中的底部辅助单元和所述顶部层级中的顶部辅助单元中的至少之一。5.根据权利要求3所述的编程操作方法，其特征在于，所述中部待编程存储单元与所述中部已编程存储单元相邻且位于所述中部已编程存储单元远离所述位线的一侧。6.根据权利要求4所述的编程操作方法，其特征在于，进行编程操作的预充电的步骤包括：同时向所述阵列共源极、所述底部辅助单元、所述第二结合区域、所述顶部辅助单元以及所述位线提供所述第一电压，以及向所述顶部已编程存储单元以及所述中部已编程存储单元提供所述第二电压。7.根据权利要求4所述的编程操作方法，其特征在于，进行编程操作的预充电的步骤包括：在第一导通阶段，向所述第二结合区域、所述顶部辅助单元以及所述位线提供所述第一电压，以及向所述顶部已编程存储单元以及所述中部已编程存储单元提供所述第二电压；以及在所述第一导通阶段之后的第二导通阶段，向所述阵列共源极和所述底部辅助单元提供所述第一电压。8.根据权利要求4所述的编程操作方法，其特征在于，进行编程操作的预充电的步骤包括：在第一导通阶段，向所述阵列共源极和所述底部辅助单元提供所述第一电压；以及在所述第一导通阶段之后的第二导通阶段，向所述第二结合区域、所述顶部辅助单元以及所述位线提供所述第一电压，以及向所述顶部已编程存储单元以及所述中部已编程存储单元提供所述第二电压。9.根据权利要求4
‑

【专利技术属性】
技术研发人员：李楷威，贾建权，王均保，游开开，张安，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：