一种分段式控制的flash型FPGA的配置方法技术

本发明专利技术公开了一种分段式控制的flash型FPGA的配置方法，涉及flash型FPGA领域，该方法依次对flash开关单元执行若干次配置操作，每一次配置操作按照相应的操作参数进行，且执行完一次配置操作后回读flash开关单元的电流，并基于回读的电流调整下一次配置操作的操作参数，直至完成配置操作；该方法采用分段式控制的编程和擦除流程，及时调整编程和擦除时的操作参数，可以实现对flash开关单元在擦除和编程后阈值电压分布的精确控制，保证了驱动的一致性和低的关断电流,为flash型FPGA提供了高精度的延迟参数和低的静态功耗。高精度的延迟参数和低的静态功耗。高精度的延迟参数和低的静态功耗。

【技术实现步骤摘要】
一种分段式控制的flash型FPGA的配置方法


[0001]本专利技术涉及flash型FPGA领域，尤其是一种分段式控制的flash型FPGA的配置方法。

技术介绍

[0002]flash型FPGA是基于flash存储技术的可编程逻辑电路，由flash开关单元(flash cell)构成可编程的布线开关矩阵，信号分别从flash cell的源端和漏端输入和输出，通过对flash cell的配置，选择不同的flash开关单元的通路，从而实现用户的可编程逻辑功能。
[0003]以flash开关单元采用Sense_Switch结构为例，请参考图1所示的结构图，每个flash开关单元包括制作在衬底上的编程管和开关管，编程管的漏极和源极连接位线BL和BLN，开关管的漏极和源极作为信号输入端Signal_in和信号输出端Signal_out。编程管和开关管的浮栅FG共用。浮栅FG和衬底之间是TO层(隧道氧化层)，约8nm厚度。浮栅FG和控制栅CG之间是IPD层(中间电介质层)，为三明治式的ONO层，约20nm厚度。对编程管编程后电子进入浮栅FG中，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种分段式控制的flash型FPGA的配置方法，其特征在于，所述方法包括：依次对flash型FPGA中的flash开关单元执行若干次配置操作，每一次配置操作按照相应的操作参数进行，且执行完一次配置操作后回读flash开关单元的电流，并基于回读的电流调整下一次配置操作的操作参数，直至完成对flash开关单元的所有配置操作，回读的flash开关单元的电流与flash开关单元的阈值电压相关，所述配置操作为擦除操作或编程操作。2.根据权利要求1所述的方法，其特征在于，所述操作参数包括电压参数和操作时长，所述电压参数包括施加在flash开关单元的栅极、源极和漏极上的电压，操作时长是在所述flash开关单元上施加所述电压参数的时长。3.根据权利要求2所述的方法，其特征在于，当配置操作为擦除操作时，依次执行的各次擦除操作的操作参数实现的擦除强度依次降低；当配置操作为编程操作时，依次执行的各次编程操作的操作参数实现的编程强度依次降低。4.根据权利要求2所述的方法，其特征在于，依次执行的各次擦除操作施加在flash开关单元的栅极和源极上的电压保持不变，施加在flash开关单元的漏极上的电压依次降低和/或执行的各次擦除操作的操作时长依次减小。5.根据权利要求2所述的方法，其特征在于，当配置操作为擦除操作时，在相应的操作时长内，在flash开关单元的栅极上施加相应的电压的操作包括：在flash开关单元的栅极上施加负电压的擦除缓冲电压并持续缓冲时长后，升高栅极的电压至相应的负电压并持续预定时长后，降低至所述擦除缓冲电压并持续缓冲时长后，降低至0V。6.根据权利要求2所述的方法，其特征在于，当配置操作为编程操作时，在相应的操作时长内，在flash开关单元的漏极上施加相应的电压的操作包括：在flash开关单元的漏极上施加负电压的编程缓冲电压并持续缓冲时长后，升高漏极的电压至相应的负电压并持续预定时长后，降...

【专利技术属性】
技术研发人员：曹正州，单悦尔，张艳飞，谢文虎，孙佩，胡恩泽，
申请(专利权)人：无锡中微亿芯有限公司，
类型：发明
国别省市：