【技术实现步骤摘要】
套刻标记及其形成方法
[0001]本专利技术涉及半导体制造
，尤其涉及一种套刻标记及其形成方法。
技术介绍
[0002]随着平面型闪存存储器的发展，半导体的生产工艺取得了巨大的进步。但是最近几年，平面型闪存的发展遇到了各种挑战：物理极限、现有显影技术极限以及存储电子密度极限等。在此背景下，为解决平面闪存遇到的困难以及追求更低的单位存储单元的生产成本，各种不同的三维(3D)闪存存储器结构应运而生，例如3D NOR(3D或非)闪存和3D NAND(3D与非)闪存。
[0003]其中，3D NAND存储器以其小体积、大容量为出发点，将储存单元采用三维模式层层堆叠的高度集成为设计理念，生产出高单位面积存储密度，高效存储单元性能的存储器，已经成为新兴存储器设计和生产的主流工艺。
[0004]DBO(Diffract Base Overlay，基于衍射的套刻标记)是3D NAND存储器等半导体器件中用于测量当层图形与前层图形之间的相对位置关系以确定套刻误差的标记。DBO是通过测量
±
1级衍射光强的...
【技术保护点】
【技术特征摘要】
1.一种套刻标记，其特征在于，包括：第一组衍射套刻标记，包括呈周期性排布的多个第一标记、以及位于所述第一标记上方且呈周期性排布的多个第二标记；第二组衍射套刻标记，包括呈周期性排布的多个所述第二标记、以及位于所述第二标记上方且呈周期性排布的多个第三标记，所述第二组衍射套刻标记的投影完全覆盖全部的所述第一标记。2.根据权利要求1所述的套刻标记，其特征在于，还包括：第一半导体层，呈周期性排布的多个所述第一标记位于所述第一半导体层中；第二半导体层，位于所述第一半导体层上方，呈周期性排布的多个所述第二标记位于所述第二半导体层中，多个所述第一标记与多个所述第二标记一一对应；第三半导体层，位于所述第二半导体层上方，呈周期性排布的多个所述第三标记位于所述第三半导体层中，多个所述第二标记与多个所述第三标记一一对应；在相互对应的一组所述第一标记、所述第二标记和所述第三标记中，所述第一标记的投影与所述第二标记的投影部分重叠，所述第二标记的投影与所述第三标记的投影部分重叠，且所述第二标记的投影和所述第三标记的投影的并集完全覆盖所述第一标记。3.根据权利要求2所述的套刻标记，其特征在于，相邻两个所述第一标记之间具有第一节距，相邻两个所述第二标记之间具有第二节距，相邻两个第三标记之间具有第三节距，且所述第一节距、所述第二节距和所述第三节距均相等。4.根据权利要求3所述的套刻标记，其特征在于，一个所述第二标记和与其对应的一个所述第一标记之间具有第一偏差，一个所述第三标记和与其对应的一个所述第二标记之间具有第二偏差，所述第一偏差与所述第二偏差的方向相反。5.根据权利要求4所述的套刻标记，其特征在于，所述第一标记的线宽、所述第二标记的线宽与所述第三标记的线宽均相等；所述第一偏差的绝对值小于或者等于所述第二偏差的绝对值。6.根据权利要求4所述的套刻标记，其特征在于，所述第一偏差的绝对值大于所述第二偏差的绝对值；所述第二标记的线宽大于所述第一标记的线宽、且所述第三标记的线宽大于所述第一标记的线宽。7.根据权利要求4所述的套刻标记，其特征在于，所述第二标记的线宽大于所述第一标记的线宽、且所述第三标记的线宽大于所述第一标记的线宽；所述第一偏差的绝对值小于或者等于所述第二偏差的绝对值。8.根据权利要求2所述的套刻标记，其特征在于，相邻两个所述第一标记之间具有第一节距，相邻两个所述第二标记之间具有第二节距，相邻两个第三标记之间具有第三节距，且所述第一节距、所述第二节距和所述第三节距中至少两者不相等。9.一种套刻标记的形成方法，其特征在于，包括如下步骤：形成第一组衍射套刻标记，所述第一组衍射套刻标记包括呈周期性排布的多个第一标记、以及位于所述第一标记上方且呈周期性排布的多个第二标记；于所述第二标记上方形成呈周期性排布的多个第三标记，以形成包括呈周期性排布的多个所述第二标记和呈周期性排布的多个所述第三标记的第二组衍射套刻标记，所述第二
组衍射套刻标记的投影完全覆盖全部的所述第一标记。10.根据权利要求9所述的套刻标记的形成方法，其特征在于，形成第一组衍射套刻标记的具体...
【专利技术属性】
技术研发人员：易洪深，杨尊，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。