MOS晶体管制造技术

本发明专利技术提供了一种MOS晶体管，包括：衬底；位于衬底内并且相邻设置P型阱区和N型阱区；位于P型阱区上的浮栅、位于P型阱区内的bulk端和第一保护二极管，浮栅与第一保护二极管的N极连通，第一保护二极管的P极与bulk端连通；位于N型阱区内的第二保护二极管，第二保护二极管与第一保护二极管并联，且第一保护二极管的N极与第二保护二极管的P极连通，第一保护二极管的P极与第二保护二极管的N极连通。等离子体产生的电流如果为正，电流通过第二保护二极管，保护了栅极不受等离子体电流的作用而被损坏。如果为负，电流通过第一保护二极管，同样保护了栅极不受等离子体电流的作用被损坏。护了栅极不受等离子体电流的作用被损坏。护了栅极不受等离子体电流的作用被损坏。

【技术实现步骤摘要】
MOS晶体管


[0001]本专利技术涉及半导体
，尤其是涉及一种MOS晶体管。

技术介绍

[0002]在制作MOS晶体管时，会不断刻蚀衬底形成各种器件结构，需要形成栅极，源极和漏极，以及在衬底内形成源端、漏端、bulk端以及各种阱区和漏区，因此，需要不断的刻蚀，以及在形成第一金属层之后形成其他金属层，都会涉及到刻蚀，刻蚀需要等离子体，等离子体会产生电流，电流如果经过栅极等器件，可能导致器件出现损坏。
[0003]现有技术的MOS晶体管，以NMOS为例，通常在栅极和bulk端连接一个二极管作为保护，保护二极管与栅极(G)相连的为N极，与bulk端相连的为P极。当等离子电流为负时，保护二极管为正偏，器件可以得到保护；而当等离子电流为正时，保护二极管为反偏，器件无法得到保护。所以对于现有技术的的结构而言，保护二极管对器件的保护具有局限性。

技术实现思路

[0004]本专利技术的目的在于提供一种MOS晶体管，可以保护栅极不受等离子电流的影响而损坏。
[0005]为了达到上述目的，本专利技术提供了一种MOS晶体管，包括：
[0006]衬底；
[0007]位于所述衬底内并且相邻设置的P型阱区和N型阱区；
[0008]位于所述P型阱区上的浮栅、位于所述P型阱区内的bulk端和第一保护二极管，所述浮栅与所述第一保护二极管的N极连通，所述第一保护二极管的P极与所述bulk端连通；以及
[0009]位于所述N型阱区内的第二保护二极管，所述第二保护二极管与所述第一保护二极管并联，且所述第一保护二极管的N极与所述第二保护二极管的P极连通，第一保护二极管的P极与所述第二保护二极管的N极连通。
[0010]可选的，在所述的MOS晶体管中，所述浮栅与所述第一保护二极管的N极通过第一金属层连通，所述第一保护二极管的P极与所述bulk端通过第一金属层连通。
[0011]可选的，在所述的MOS晶体管中，所述第二保护二极管的N极和P极通过顶层金属层连通。
[0012]可选的，在所述的MOS晶体管中，还包括位于所述第一金属层和顶层金属层之间的金属层，所述金属层通过通过通孔与所述第一金属层连通。
[0013]可选的，在所述的MOS晶体管中，所述金属层的数量为至少两层，至少两层所述金属层依次叠于所述第一金属层上，并且至少两层金属层之间通过通孔连通，并与所述第一金属层连通。
[0014]本专利技术还提供了一种MOS晶体管，包括：
[0015]衬底；
[0016]位于所述衬底内并且相邻设置的N型阱区和P型阱区；
[0017]位于所述N型阱区上的浮栅、位于所述N型阱区内的bulk端和第一保护二极管，所述浮栅与所述第一保护二极管的P极连通，所述第一保护二极管的N极与所述bulk端连通；以及
[0018]位于所述P型阱区内的第二保护二极管，所述第二保护二极管与所述第一保护二极管并联，且所述第一保护二极管的P极与所述第二保护二极管的N极连通，第一保护二极管的N极与所述第二保护二极管的P极连通。
[0019]可选的，在所述的MOS晶体管中，所述浮栅与所述第一保护二极管的N极通过第一金属层连通，所述第一保护二极管的P极与所述bulk端通过第一金属层连通。
[0020]可选的，在所述的MOS晶体管中，所述第二保护二极管的N极和P极通过顶层金属层连通。
[0021]可选的，在所述的MOS晶体管中，还包括位于所述第一金属层和顶层金属层之间的金属层，所述金属层通过通孔与所述第一金属层连通。
[0022]可选的，在所述的MOS晶体管中，所述金属层的数量为至少两层，至少两层所述金属层依次叠于所述第一金属层上，并且至少两层金属层之间通过通孔连通，并与所述第一金属层连通。
[0023]在本专利技术提供的MOS晶体管中，刻蚀时，等离子在栅极上产生的电流无论为正还是为负，均有会出现第一保护二极管正偏或者第二保护二极管正偏，从而通过第一保护二极管或第二保护二极管将电流导走，以保护栅极不受到等离子体产生的电流被损坏。
[0024]进一步的，当在顶层金属层完成之后，在栅极施加电压进行应力测试时，第二保护二极管的P极和N极通过顶层金属层连通，第二保护二极管断开，第一保护二极管反偏，此时，电流又可以通过栅极，从而完成应力测试。
附图说明
[0025]图1是本专利技术实施例一的NMOS晶体管的结构示意图；
[0026]图2是本专利技术实施例而的PMOS晶体管的结构示意图；
[0027]图中：110
‑
P型阱区、120
‑
N型阱区、111
‑
N型阱区、112
‑
P型阱区、121
‑
N型阱区、122
‑
P型阱区、130
‑
栅极、140
‑
bulk端、150
‑
第一保护二极管、151
‑
N极、152
‑
P极、160
‑
第二保护二极管、161
‑
N极、162
‑
P极、170
‑
第一金属层、180
‑
顶层金属层、210
‑
N型阱区、211
‑
P型阱区、212
‑
N型阱区、221
‑
P型阱区、222
‑
N型阱区、220
‑
P型阱区、230
‑
栅极、240
‑
bulk端、250
‑
第一保护二极管、251
‑
P极、252
‑
N极、260
‑
第二保护二极管、261
‑
P极、262
‑
N极、270
‑
第一金属层、280
‑
顶层金属层。
具体实施方式
[0028]下面将结合示意图对本专利技术的具体实施方式进行更详细的描述。根据下列描述，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。
[0029]在下文中，术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换。类似的，如果
本文所述的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。
[0030]实施例一
[0031]请参照图1，图1为MOS晶体管的横截面图，本专利技术提供了一种MOS晶体管，实施例一为NMOS晶体管，NMOS晶体管包括：
[0032]衬底，衬底可以是一晶圆；
[0033]位于衬底上并且相邻设置的P型阱区110和N型阱区本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种MOS晶体管，其特征在于，包括：衬底；位于所述衬底内并且相邻设置的P型阱区和N型阱区；位于所述P型阱区上的浮栅、位于所述P型阱区内的bulk端和第一保护二极管，所述浮栅与所述第一保护二极管的N极连通，所述第一保护二极管的P极与所述bulk端连通；以及位于所述N型阱区内的第二保护二极管，所述第二保护二极管与所述第一保护二极管并联，且所述第一保护二极管的N极与所述第二保护二极管的P极连通，所述第一保护二极管的P极与所述第二保护二极管的N极连通。2.如权利要求1所述的MOS晶体管，其特征在于，所述浮栅与所述第一保护二极管的N极通过第一金属层连通，所述第一保护二极管的P极与所述bulk端通过第一金属层连通。3.如权利要求1所述的MOS晶体管，其特征在于，所述第二保护二极管的N极和P极通过顶层金属层连通。4.如权利要求2所述的MOS晶体管，其特征在于，还包括位于所述第一金属层和顶层金属层之间的金属层，所述金属层通过通过通孔与所述第一金属层连通。5.如权利要求4所述的MOS晶体管，其特征在于，所述金属层的数量为至少两层，至少两层所述金属层依次叠于所述第一金属层上，并且至少两层金属层之间通过通孔连通，并与所述第一金属层连通。6....

【专利技术属性】
技术研发人员：郑仲馗，尹彬锋，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：