半导体结构和相关芯片和电子装置制造方法及图纸

本实用新型专利技术公开了一种半导体结构和相关芯片和电子装置。所述半导体结构包括半导体基板以及设置于所述半导体基板上的宏单元，所述宏单元包含第一特定标准单元以及第二特定标准单元整合其中；在整合为所述宏单元之前，所述第一特定标准单元以及所述第二特定标准单元的结构彼此相同，且沿特定方向的宽度皆为W1；而所述宏单元沿所述特定方向的宽度为W2，其中W2小于2*W1。其中W2小于2*W1。其中W2小于2*W1。

【技术实现步骤摘要】
半导体结构和相关芯片和电子装置


[0001]本技术涉及半导体，尤其涉及一种半导体结构和相关芯片和电子装置。

技术介绍

[0002]在生成布局(layout)的摆放与绕线(place&route,P&R)阶段，常会遇到相同或相似单元(cell)放置在附近，或是同类型单元左右相邻放置。举例来说，在双倍数据传输速率(Double Data Rate,DDR)标准中，是基于N位并行总线架构来存取内存，因此光是针对N位并行总线就需要加入N个电平移位器单元(level
‑
shifter cell)。当这些单元位于拥塞区域，且N的值又很大时，会造成设计上的困难或成本的上升。
[0003]因此，要如何解决上述问题，已成为本领域亟需解决的问题之一。

技术实现思路

[0004]本技术提供了一种半导体结构，包括：半导体基板以及设置于所述半导体基板上的宏单元，所述宏单元包含第一特定标准单元以及第二特定标准单元整合其中；在整合为所述宏单元之前，所述第一特定标准单元以及所述第二特定标准单元的结构彼此相同，且沿特定方向的宽度皆为W1；而所述宏单元沿所述特定方向的宽度为W2，其中W2小于2*W1。
[0005]本技术提供了一种芯片，包括上述的半导体结构。
[0006]本技术提供了一种电子装置，包括上述的芯片。
[0007]本技术的半导体结构和相关芯片和电子装置可以达到降低芯片面积的目的。
附图说明
[0008]图1为本技术的半导体结构的第一实施例的示意图。
[0009]图2为本技术的半导体结构的第二实施例的示意图。
[0010]图3为本技术的半导体结构的第三实施例的示意图。
具体实施方式
[0011]以下公开内容提供用于实施本技术的不同特征的许多不同实施例或实例。下文描述组件及配置的特定实例以简化本技术。当然，此等仅为实例且不旨在限制。举例而言，在下列描述中，第一构件形成于第二构件上方或第一构件形成于第二构件之上，可包含所述第一构件及所述第二构件直接接触的实施例，且也可包含额外构件形成在所述第一构件与所述第二构件之间的实施例，使得所述第一构件及所述第二构件可不直接接触的实施例。另外，本技术可在各种实例中重复组件符号及/或字母。此重复出于简化及清楚的目的，且本身不代表所论述的各项实施例及/或组态之间的关系。
[0012]此外，为便于描述，可在本文中使用诸如“在
…
下面”、“在
…
下方”、“下”、“在
…
上方”、“上”及类似者的空间相对术语来描述一个组件或构件与另一(些)组件或构件的关系，
如图中绘示。空间相对术语旨在涵盖除在图中描绘的定向以外的使用或操作中的装置的不同定向。所述装置可以有其他定向(旋转90度或按其他定向)，同样可以相应地用来解释本文中使用的空间相对描述词。
[0013]尽管阐述本技术的数值范围及参数为近似值，但申请人已尽可能精确地在具体实例中阐述数值。然而，任何数值必然含有源自各自测试环境下的误差。如本文中使用，术语“约”通常意谓在一给定值或范围的10％、5％、1％或0.5％内。术语“约“也可以意谓一般技术者所认知的平均值内的可接受标准误差。除了在操作/工作实例中之外，或除非另外明确指定，否则在全部例项中所记载的数值范围、量、值及百分比(诸如针对材料数量、持续时间、温度、操作条件、量的比率及本文中公开的其类似者的数值范围、量、值及百分比)，应理解为均由术语“约“所修饰。因此，除非相反地指示，否则本技术及随附权利要求书中阐述的数值参数可依据实际状况变动的近似值，且各数值参数可能经一般舍入方式处理。本文中可将范围表达为自一个数值端点至另一数值端点或在两个数值端点之间。除非另外指定，否则本文中公开的全部范围皆包含数值端点。
[0014]在生成布局的摆放与绕线阶段，常会遇到相同或相似单元放置在附近的情况，特别是当系统中大量使用并行总线架构时，同类型单元左右相邻的情况会更频繁地发生。一般来说，会直接使用半导体制造厂所提供的标准单元(standard cell)来重复地排列在布局中。而本技术提出的方案是进一步将多个相同的标准单元整合为单一宏单元，以达到缩小面积，及/或改善布局中局部壅塞的目的。
[0015]图1为半导体结构100的示意图。其中半导体结构100A包含两个独立的特定标准单元102和特定标准单元104，而半导体结构100B则为将半导体结构100A整合为单一的宏单元106的实施例。具体来说，在图1的实施例中，特定标准单元102和特定标准单元104可以是由半导体制造厂所提供的标准单元，且特定标准单元102和特定标准单元104的构造和功能相同。半导体结构100B的宏单元106的功能等同于半导体结构100A的两个独立的特定标准单元102和特定标准单元104的功能，但从图1可以看出，宏单元106的宽度W2较两个独立的特定标准单元102和特定标准单元104的总宽度2*W1来的小。
[0016]特定标准单元102和特定标准单元104设置于半导体基板(未绘示于图中)上，在本实施例中，特定标准单元102和特定标准单元104设置于同一单元列，彼此相邻且中间没有其他单元。以特定标准单元102来说，宽度为W1，高度为H。特定标准单元102的阱(例如N型阱)为连续阱，如图1所示，其范围由特定标准单元102的左边边界沿方向X，连续地延伸至特定标准单元102的右边边界。特定标准单元102的阱上具有有源区，又称氧化物扩散(Oxide Diffusion,OD)区，包含源极区、漏极区和沟道区。依据布局设计规则，在特定标准单元102内，相邻的有源区的间隔不得小于D1，而有源区和其所位在的单元的边界的间隔不得小于D2。
[0017]在特定标准单元102和特定标准单元104可直接相邻设置的情况下，本技术提出的实施例打破了特定标准单元102和特定标准单元104各自为独立单元的限制，并在符合布局设计规则的前提下，将总面积进一步缩小。具体来说，在半导体结构100A中，特定标准单元102中的有源区108和特定标准单元104中的有源区110之间被单元边界隔开，因此有源区108和有源区110的间隔为2*D2。但在半导体结构100B中，有源区108和有源区110不再分属两个独立的单元，而是同属于宏单元106，因此有源区108和有源区110的间隔只要不小于
D1即可。换句话说，有源区108和有源区110的间隔可以由2*D2至多缩小至D1。使宏单元106在X方向上的宽度W2较特定标准单元102和特定标准单元104的总宽度2*W1缩小了2*D2
‑
D1。也就是说，宏单元106的面积较特定标准单元102和特定标准单元104的总面积节省了H*(2*D2
‑
D1)。
[0018]在本实施例中，特定标准单元102可以是半导体制造厂所提供的隔离单元(isolation c本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：半导体基板；以及宏单元，设置于所述半导体基板上，所述宏单元包含第一特定标准单元以及第二特定标准单元整合其中；其中，在整合为所述宏单元之前，所述第一特定标准单元以及所述第二特定标准单元的结构彼此相同且沿特定方向的宽度皆为W1；以及所述宏单元沿所述特定方向的宽度为W2，其中W2小于2*W1。2.根据权利要求1所述的半导体结构，其特征在于，所述宏单元的阱由所述宏单元的第一边界沿所述特定方向，连续地延伸至所述宏单元的第二边界，其中所述第一边界相对所述第二边界。3.根据权利要求2所述的半导体结构，其特征在于，依据布局设计规则，两个有源区之间的间隔不得小于D1，而所述宏单元中，包含第一有源区以及第二有源区，其中所述第一有源区属于所述第一特定标准单元，所述第二有源区属于所述第二特定标准单元，且所述第一有源区和所述第二有源区的间隔至少为D1。4.根据权利要求3所述的半导体结构，其特征在于，依据布局设计规则，有源区和其所位在的单元的边界的间隔不得小于D2，且W2和2*W1的差不小于2*D2
‑
D1。5.根据权利要求2所述的半导体结构，其特征在于，所述第一特定标准单元以及所述第二特定标准单元皆为隔离单元。6.根据权利要求1所述的半导体结构，其特征在于，所述宏单元包含彼此分离的第一阱、第二阱以及第...

【专利技术属性】
技术研发人员：林家弘，陈信助，邱志杰，
申请(专利权)人：英属维京群岛商烁星有限公司，
类型：新型
国别省市：