存储装置以及形成存储装置的读出放大器的方法制造方法及图纸

本申请公开了一种存储装置以及形成存储装置的读出放大器的方法。所述方法包括：判断每一位线选择器的类型，每一位线选择器用于提供数据信号给相应的读出放大器；根据所判断的位线选择器的类型，沿着列方向或行方向在所述存储装置的基板中形成彼此分离的多个主动区，所述基板包括多个单元列，每一单元列均具有沿着所述列方向排列的多个存储单元，每一主动区均跨越两个相邻单元列之间的边界，且位于所述两个相邻单元列之中；以及将多个栅极结构设置在所述多个主动区，以形成所述多个读出放大器的多个晶体管，其中每一栅极结构均沿着所述行方向延伸。所述方法能够减轻布局依赖效应对装置性能的影响、改善抗噪声能力、满足高速操作的需求。的需求。的需求。

【技术实现步骤摘要】
存储装置以及形成存储装置的读出放大器的方法


[0001]本申请涉及存储装置，尤其涉及一种存储装置的读出放大器的布局结构，以及形成存储装置的读出放大器的方法。

技术介绍

[0002]读出放大器(sense amplifier)是存储器周边的重要电路器件，因为它可以读出(sense)并放大所选取的存储单元(memory cell)其储存的电压信号。读出放大器可以减轻工艺变异的影响，例如，由于差分读出放大器具有高共模抑制比(common mode rejection ratio)，故可用于降噪；差分读出放大器可以将小的电压摆幅放大到可识别的逻辑电平，因此适用于低电压应用。然而，本领域需要一种改善方案，以减少由读出放大器的布局(layout)中的不对称及/或互连线(interconnect)之间的电容耦合噪声所造成的不良影响。

技术实现思路

[0003]有鉴于此，本申请的实施例公开了一种存储装置，以及形成存储装置的读出放大器的方法。
[0004]本申请的某些实施例公开了一种形成存储装置的多个读出放大器的方法。所述方法包括：判断每一位线选择器的类型，其中每一位线选择器用于提供数据信号给相应的读出放大器；根据所判断的位线选择器的类型，沿着列方向与行方向其中的一个在所述存储装置的基板中形成彼此分离的多个主动区，其中所述基板包括多个单元列，所述多个单元列的每一个均具有沿着所述列方向排列的多个存储单元，以及所述多个主动区的每一个均跨越两个相邻单元列之间的边界，且位于所述两个相邻单元列之中；以及将多个栅极结构设置在所述多个主动区，以形成所述多个读出放大器的多个晶体管，其中每一栅极结构均沿着所述行方向延伸。
[0005]本申请的某些实施例公开了一种存储装置。所述存储装置包括基板、第一列存储单元、第二列存储单元、第一1对1复用器电路、第二1对1复用器电路以及第一读出放大器。所述基板具有彼此相邻的第一单元列与第二单元列。所述第一列存储单元沿着列方向设置在所述第一单元列之中，并耦接于第一对位线。所述第二列存储单元沿着所述列方向设置在所述第二单元列之中，并耦接于第二对位线。所述第一1对1复用器电路用以将所述第一对位线耦接于设置在所述第一单元列之中的第一对金属线。所述第二1对1复用器电路用以将所述第二对位线耦接于设置在所述第二单元列之中的第二对金属线。所述第一读出放大器用以读出所述第一对金属线所运送的数据信号。所述第一读出放大器包括形成于所述基板中的第一主动区。所述第一主动区跨越所述第一单元列与所述第二单元列之间的边界。所述第一读出放大器通过一组接触点在所述第一主动区内耦接于所述第一对金属线。
[0006]本申请的某些实施例公开了一种存储装置。所述存储装置包括基板、第一列存储单元、第二列存储单元、第三列存储单元、第四列存储单元、4对1复用器电路以及读出放大
器。所述基板具有平行排列的第一单元列、第二单元列、第三单元列与第四单元列。所述第一单元列邻近所述第二单元列，且所述第三单元列邻近所述第四单元列。所述第一列存储单元设置于所述第一单元列之中，并耦接于第一对位线。所述第二列存储单元设置于所述第二单元列之中，并耦接于第二对位线。所述第三列存储单元设置于所述第三单元列之中，并耦接于第三对位线。所述第四列存储单元设置于所述第四单元列之中，并耦接于第四对位线。所述4对1复用器电路用以从所述第一对位线、所述第二对位线、所述第三对位线与所述第四对位线之中选取一对位线，并将所选取的所述一对位线耦接于一对输出节点。所述读出放大器用以读出所述一对输出节点上的数据信号，并具有分离的第一主动区与第二主动区。所述第一主动区与所述第二主动区均形成于所述基板中并耦接于所述一对输出节点。所述第一主动区跨越所述第一单元列与所述第二单元列之间的边界，且所述第二主动区跨越所述第三单元列与所述第四单元列之间的边界。
[0007]通过本申请所公开的读出放大器布局设计，读出放大器的布局结构可定制为符合其应用环境。在采用1对1复用器电路的存储器应用中，读出放大器的布局结构可具有相对较短的互连线和相对较宽的晶体管宽度，从而改善读出放大器的性能。在采用4对1复用器电路的存储器应用中，读出放大器的布局结构可减轻布局依赖效应对装置性能的影响、改善抗噪声能力，以及满足高速操作的需求。
附图说明
[0008]通过搭配附图来阅读下文的实施方式，可清楚地理解本申请的内容。应注意，根据行业中的标准惯例，附图的各种特征并不一定按照比例绘制。事实上，为了能够清楚地描述，可任意放大或缩小某些特征的尺寸。
[0009]图1是根据本申请某些实施例的存储装置的示意图。
[0010]图2A至图2E是根据本申请某些实施例的图1所示的读出放大电路的主动区摆置的示意图。
[0011]图3是根据本申请某些实施例的图1所示的读出放大器的布局示意图。
[0012]图4是根据本申请某些实施例的图3所示的每一读出放大器的至少一部分的电路示意图。
[0013]图5是根据本申请某些实施例的图3所示的每一读出放大器的至少一部分的布局。
[0014]图6是根据本申请某些实施例的图1所示的读出放大器的布局示意图。
[0015]图7是根据本申请某些实施例的图6所示的读出放大器的至少一部分的电路示意图。
[0016]图8是根据本申请某些实施例的图6所示的读出放大器的至少一部分的布局。
[0017]图9是根据本申请某些实施例的形成存储装置的多个读出放大器的方法的流程图。
具体实施方式
[0018]以下披露内容公开了多种实施方式或例示，其能用以实现本申请内容的不同特征。下文所述的组件与摆置的具体例子用以简化本申请内容。当可想见，这些叙述仅为例示，其本意并非用于限制本申请内容。本申请内容可能会在实施例中重复使用组件符号和/
或标号。此种重复使用乃是基于简洁与清楚的目的，且其本身不代表所讨论的不同实施例和/或组态之间的关系。
[0019]此外，当可理解，若将一组件描述为与另一组件“连接(connected to)”或“耦接(coupled to)”，则两者可直接连接或耦接，或两者间可能出现其他中间(intervening)组件。
[0020]为了将存储单元所储存的数据传输到读出放大器，可采用位线选择电路(bitline selection circuit)来选取耦接于上述存储单元的一对位线(a pair of bitlines)，并且在所选取的这对位线与读出放大器之间建立电性连接。通过位线选择电路，一行或多列存储单元可以共享读出放大器。存储器编译器(memory compiler)可根据不同的存储器应用，产生不同类型与组态的位线选择电路。例如，图形处理单元(graphics processing unit，GPU)模块需要一个具有宽输入/输出(I/O)总线的帧缓冲器(frame buffer)。上述帧缓冲器可包括使用1对1复用器电路(1
‑
to
‑
1multiplexer ci本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种形成存储装置的多个读出放大器的方法，其特征在于，包括：判断每一位线选择器的类型，其中每一位线选择器用于提供数据信号给相应的读出放大器；根据所判断的位线选择器的类型，沿着列方向与行方向其中的一个在所述存储装置的基板中形成彼此分离的多个主动区，其中所述基板包括多个单元列，所述多个单元列的每一个均具有沿着所述列方向排列的多个存储单元，以及所述多个主动区的每一个均跨越两个相邻单元列之间的边界，且位于所述两个相邻单元列之中；以及将多个栅极结构设置在所述多个主动区，以形成所述多个读出放大器的多个晶体管，其中每一栅极结构均沿着所述行方向延伸。2.根据权利要求1所述的方法，其特征在于，形成彼此分离的所述多个主动区的步骤包括：当所判断的位线选择器的类型是1对1复用器电路时，沿着所述列方向形成所述多个主动区；以及当所判断的位线选择器的类型是X对1复用器电路时，沿着所述行方向形成所述多个主动区，其中X是2的倍数。3.根据权利要求2所述的方法，其特征在于，沿着所述列方向形成的所述多个主动区包括第一主动区与第二主动区；所述第一主动区与所述第二主动区均位于彼此相邻的第一单元列与第二单元列之中；所述方法还包括：在所述第一单元列之中形成第一对金属线，所述第一对金属线跨越所述第一主动区与所述第二主动区；以及在所述第二单元列之中形成第二对金属线，所述第二对金属线跨越所述第一主动区与所述第二主动区；其中所述第一对金属线通过第一组接触点在所述第一主动区内耦接于第一读出放大器，并用于将第一1对1复用器电路的数据信号传输至所述第一读出放大器，其中所述第一读出放大器设置在包括所述第一主动区的一布局部分中；其中所述第二对金属线通过第二组接触点在所述第二主动区内耦接于第二读出放大器，并用于将第二1对1复用器电路的数据信号传输至所述第二读出放大器，其中所述第二读出放大器设置在包括所述第二主动区的另一布局部分中。4.根据权利要求2所述的方法，其特征在于，沿着所述行方向形成的所述多个主动区包括位于彼此相邻的第一单元列与第二单元列之中的第一主动区；所述方法还包括：在所述第一单元列之中形成第一对金属线；在所述第二单元列之中形成第二对金属线；以及通过所述第一主动区中的金属接触点，将所述第一对金属线与所述第二对金属线彼此耦接，以建构一对导线；其中所述一对导线用于将所述X对1复用器电路的数据信号传输至读出放大器，所述读出放大器设置在包括所述第一主动区的布局部分中。5.根据权利要求2所述的方法，其特征在于，沿着所述行方向形成的所述多个主动区包括第一主动区与第二主动区，所述第一主动区位于彼此相邻的第一单元列与第二单元列之中，所述第二主动区位于彼此相邻的第三单元列与第四单元列之中；所述第二单元列位于
所述第一单元列与所述第三单元列之间；所述方法还包括：在所述第一单元列之中形成第一对金属线；在所述第二单元列之中形成第二对金属线；在所述第三单元列之中形成第三对金属线；在所述第四单元列之中形成第四对金属线；以及通过分别位于所述第一主动区与所述第二主动区之中的金属接触点，将所述第一对金属线、所述第二对金属线、所述第三对金属线与所述第四对金属线彼此耦接，以建构一对导线；其中所述一对导线用于将所述X对1复用器电路的数据信号传输至读出放大器，所述读出放大器设置在包括所述第一主动区与所述第二主动区的布局部分中。6.根据权利要求2所述的方法，其特征在于，沿着所述行方向形成的所述多个主动区包括第一主动区与第二主动区；所述第一主动区位于彼此相邻的第一单元列与第二单元列之中，所述第二主动区位于彼此相邻的第三单元列与第四单元列之中；所述第二单元列位于所述第一单元列与所述第三单元列之间；将所述多个栅极结构设置在所述多个主动区的步骤包括：将第一栅极结构设置在所述第一主动区；以及将与所述第一栅极结构分离的第二栅极结构设置在所述第二主动区，其中所述第一栅极结构与所述第二栅极结构彼此电性连接，且相对于所述第二单元列与所述第三单元列之间的边界呈镜像对称排列。7.根据权利要求1所述的方法，其特征在于，将所述多个栅极结构设置在所述多个主动区的步骤包括：将多个栅极结构设置在每一主动区上，以形成并联的多个第一晶体管；以及将多个栅极结构设置在所述主动区上，以形成并联的多个第二晶体管，其中所述多个第一晶体管的栅极结构与所述多个第二晶体管的栅极结构彼此交错。8.根据权利要求1所述的方法，其特征在于，将所述多个栅极结构设置在所述多个主动区的步骤包括：将多个栅极结构设置在每一主动区上，以形成并联的多个第一晶体管；将多个栅极结构设置在所述主动区上，以形成并联的多个第二晶体管；以及将多个栅极结构设置在所述主动区上，以形成并联的多个第三晶体管；其中所述多个第一晶体管的栅极结构与所述多个第二晶体管的栅极结构，设置在所述多个第三晶体管的栅极结构的其中两者之间。9.一种存储装置，其特征在于，包括：基板，具有彼此相邻的第一单元列与第二单元列；第一列存储单元，沿着列方向设置在所述第一单元列之中，并耦接于第一对位线；第二列存储单元，沿着所述列方向设置在所述第二单元列之中，并耦接于第二对位线；第一1对1复用器电路，用以将所述第一对位线耦接于设置在所述第一单元列之中的第一对金属线；第二1对1复用器电路，用以将所述第二对位线耦接于设置在所述第二单元列之中的第二对金属线；以及
第一读出放大器，用以读出所述第一对金属线所运送的数据信号，所述第一读出放大器包括形成于所述基板中的第一主动区，所述第一主动区跨越所述第一单元列与所述第二单元列之间的边界，其中所述第一读出放大器通过一组接触点在所述第一主动区内耦接于所述第一对金属线...

【专利技术属性】
技术研发人员：陈正昌，邱志杰，林俊彦，
申请(专利权)人：英属维京群岛商烁星有限公司，
类型：发明
国别省市：