半导体器件制造技术

本公开的各实施例涉及半导体器件。在根据实施例的半导体器件中，控制存储器单元，使得对于其输出值可以基于存储在该存储器单元中的值固定而不执行该信息处理的部分，停止运算处理，以便停止对数据线的充电和放电，并且对于其输出值需要通过执行该信息处理来固定的部分，适当地执行伴随着对该数据线的该充电和该放电的该信息处理。该放电的该信息处理。该放电的该信息处理。

【技术实现步骤摘要】
半导体器件
[0001]相关申请的交叉引用
[0002]于2022年3月4日提交的日本专利申请第2022
‑
033699号的公开内容，包括说明书、附图和摘要，通过引用整体并入本文。


[0003]本专利技术涉及一种半导体器件，例如包括具有积和运算功能的存储器的半导体器件。

技术介绍

[0004]近年来，人工智能已经应用于许多领域。此人工智能需要执行大量的积和运算。因此，使用GPU(图形处理单元)等来加速积和运算的处理。此外，除了积和运算的处理之外，进一步需要与该处理相关联的大量数据传送处理。在执行此类处理的情况下，存在功耗增加的问题。因此，专利文献1公开了与能够以低功耗执行大量积和运算的半导体器件相关的技术。
[0005]公开了下面列出的技术。
[0006][专利文献1]日本未审查专利申请公开第2020
‑
129582号
[0007]专利文献1公开了一种乘积运算存储器单元，其连接到两条数据线，存储三进制数据，并且对所存储的数据、输入数据和数据线上的数据执行积和运算。...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：多个存储器单元，被配置为输出输入值和由三进制值表示的保持值的乘积；第一数据线，所述多个存储器单元之中的输出第一值的所述存储器单元电连接到所述第一数据线；第二数据线，所述多个存储器单元之中的输出第二值的所述存储器单元电连接到所述第二数据线；信息处理参考单元，被配置为向所述第一数据线或所述第二数据线供应参考值，所述参考值的值针对每个信息处理周期而改变；恒流源，被配置为生成驱动电流，所述多个存储器单元和所述信息处理参考单元利用所述驱动电流驱动所述第一数据线和所述第二数据线；第一确定电路，被配置为对于每个信息处理周期，根据连接到所述第一数据线的所述存储器单元的所述数目和连接到所述第二数据线的所述存储器单元的所述数目之间的大小关系，输出指示不同值的二进制信号；第三数据线；复制单元，被配置为根据指定的设定值向所述第三数据线输出比较值，所述比较值指示连接到所述第一数据线和所述第二数据线中的至少一者的所述存储器单元的所述数目；第二确定电路，被配置为当连接到所述第一数据线的所述存储器单元的所述数目和连接到所述第二数据线的所述存储器单元的所述数目中的至少一者小于所述比较值时，使能停止命令信号；以及控制电路，被配置为响应于指示使能状态的所述停止命令信号，输出所述设定值并且控制所述恒流源以停止电流输出，直到与所述设定值对应的所述数目的信息处理周期经过。2.根据权利要求1所述的半导体器件，其中所述多个存储器单元中的每个存储器单元包括：第一存储器单元，被配置为当所述第一值被保持时，将所述第一数据线电连接到所述恒流源；以及第二存储器单元，被配置为当所述第二值被保持时，将所述第二数据线电连接到所述恒流源，以及其中当所述第一存储器单元将所述第一数据线与所述恒流源电断开并且所述第二存储器单元将所述第二数据线与所述恒流源电断开时表示第三值。3.根据权利要求1所述的半导体器件，其中当由所述第一确定电路的输出值预先设定的所述数目的位中的一个位的信息处理结果被固定的时段被定义为一个信息处理时段时，所述控制电路在所述一个信息处理时段的初始信息处理周期中选择性地使...

【专利技术属性】
技术研发人员：田中信二，北形大树，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：