一种二级静电保护电路制造技术

本发明专利技术提供一种二级静电保护电路，其包括：第一级静电保护电路，其连接于输入管脚IN和接地端G之间；第二级静电保护电路，其包括电阻R2和MOS晶体管，所述电阻R2连接于所述输入管脚IN和所述输出管脚OUT之间；所述MOS晶体管的源极和漏极均与所述输出管脚OUT相连，其栅极与所述接地端G相连，其衬体端与所述接地端G相连；其中，通过所述第一级静电保护电路和第二级静电保护电路实现对与所述输出管脚OUT相连的电路进行静电保护。与现有技术相比，本发明专利技术可以在减少占用芯片面积的同时，仍然维持相同的静电保护效果。同的静电保护效果。同的静电保护效果。

【技术实现步骤摘要】
一种二级静电保护电路


[0001]本专利技术涉及集成电路
，特别涉及一种二级静电保护电路。

技术介绍

[0002]在各种芯片设计中，通常都需要设计静电防护电路，以避免在静电冲击下导致芯片损坏。一般设计中会包含两级保护：第一级静电保护电路和第二级静电保护电路。这样，静电保护电路就会占用许多珍贵的芯片面积，也使芯片成本维持在高位。若为了减少芯片面积占用而减少静电保护电路的设置，则会大大降低芯片抗静电能力，从而影响使用。
[0003]因此，如何制作出满足芯片抗静电能力的同时减少芯片占用的集成电路成为集成电路制作业的难点。

技术实现思路

[0004]本专利技术的目的在于提供一种二级静电保护电路，其可以在减少占用芯片面积的同时，仍然维持相同的静电保护效果。
[0005]根据本专利技术的一个方面，本专利技术提供一种二级静电保护电路，其包括：第一级静电保护电路，其连接于输入管脚IN和接地端G之间；第二级静电保护电路，其包括电阻R2和MOS晶体管，所述电阻R2连接于所述输入管脚IN和所述输出管脚OUT之间；所述MOS晶体管的源极和漏极均与所述输出管脚OUT相连，其栅极与所述接地端G相连，其衬体端与所述接地端G相连；其中，通过所述第一级静电保护电路和第二级静电保护电路实现对与所述输出管脚OUT相连的电路进行静电保护。
[0006]进一步的，所述第一级静电保护电路包括电阻R1和NMOS晶体管MN1，所述NMOS晶体管MN1的漏极与所述输入管脚IN相连，其源极与接地端G相连，其栅极经所述电阻R1与所述接地端G相连。
[0007]进一步的，所述MOS晶体管为NMOS晶体管MN2，所述MOS晶体管MN2包括形成于衬底上的源极区和漏极区，以及位于衬底上方的栅极，所述源极区和所述漏极区分别位于所述MOS晶体管MN2的栅极的两侧，所述栅极的下方的源极区和漏极区之间的区域形成沟道，所述源极区通过过孔金属连接至外部以形成源极，所述漏极区通过过孔金属连接至外部以形成漏极。
[0008]进一步的，所述MOS晶体管MN2的源极区的一端和其漏极区的一端绕过所述MOS晶体管MN2的栅极的一端通过相同掺杂区连接在一起。
[0009]与现有技术相比，本专利技术设置有连接于输入管脚IN和接地端G之间的第一级静电保护电路，以及连接于输入管脚IN和输出管脚OUT之间的第二级静电保护电路，且第二级静电保护电路中用于钳位输出管脚OUT电压的MOS晶体管的源极和漏极均与输出管脚OUT相连。这样，本专利技术可以在减少占用芯片面积的同时，仍然维持相同的静电保护效果。
【附图说明】
[0010]为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中：
[0011]图1为现有技术中的一种二级静电保护电路的电路示意图；
[0012]图2为本专利技术在一个实施例中的二级静电保护电路的电路示意图；
[0013]图3为本专利技术在一个实施例中如图2所示的MOS晶体管MN2的俯视图；
[0014]图4为本专利技术在另一个实施例中如图2所示的MOS晶体管MN2的俯视图。
【具体实施方式】
[0015]为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本专利技术作进一步详细的说明。
[0016]此处所称的“一个实施例”或“实施例”是指可包含于本专利技术至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。除非特别说明，本文中的连接、相连、相接的表示电性连接的词均表示直接或间接电性相连。
[0017]请参考图1所示，其为现有技术中的一种二级静电保护电路的电路示意图，图1所示的二级静电保护电路包括第一级静电保护电路110和第二级静电保护电路120。其中，第一级静电保护电路110连接于输入管脚IN和接地端G之间；第二级静电保护电路120连接于输入管脚IN和输出管脚OUT之间；通过第一级静电保护电路110和第二级静电保护电路120可以实现对与输出管脚OUT相连的电路进行静电保护。
[0018]为实现在减少占用芯片面积的同时，仍然维持相同的静电保护效果，专利技术人对图1所示的二级静电保护电路进行了如下分析：
[0019]第二级静电保护电路120中的NMOS晶体管MN2主要是依靠寄生的反向二极管放电起到钳位输出管脚OUT的电压作用，以便对与输出管脚OUT相连的电路进行静电保护。但是，图1中连接在输出管脚OUT和接地端G之间的寄生二极管仅有NMOS晶体管MN2漏极到其衬体端之间的寄生二极管。故如何充分利用NMOS晶体管MN2内的寄生二极管来钳位输出管脚OUT的电压，是解决前文
技术介绍
中存在的技术问题的一个突破方向。
[0020]基于上述分析，本专利技术提供了一种改进的二级静电保护电路。
[0021]请参考图2所示，其为本专利技术在一个实施例中的二级静电保护电路的电路示意图。图2所示的二级静电保护电路包括第一级静电保护电路210和第二级静电保护电路220。其中，第一级静电保护电路210连接于输入管脚IN和接地端G之间；第二级静电保护电路220连接于输入管脚IN和输出管脚OUT之间；通过第一级静电保护电路210和第二级静电保护电路220可以实现对与输出管脚OUT相连的电路进行静电保护。
[0022]所述第一级静电保护电路210包括电阻R1和NMOS晶体管MN1，所述NMOS晶体管MN1的漏极与所述输入管脚IN相连，其源极与接地端G相连，其栅极经所述电阻R1与所述接地端G相连。所述第一级静电保护电路210与图1所示的第一级静电保护电路110的电路结构和连接关系一致。
[0023]所述第二级静电保护电路220包括电阻R2和MOS晶体管MN2，所述电阻R2连接于所述输入管脚IN和所述输出管脚OUT之间；所述MOS晶体管MN2的源极和漏极均与所述输出管脚OUT相连，其栅极与所述接地端G相连，其衬底端(或衬体端)与所述接地端G相连。在图2所示的具体实施例中，MOS晶体管MN2为NMOS晶体管。
[0024]与图1所示的第二级静电保护电路120相比，图2所示的第二级静电保护电路220中的NMOS晶体管MN2的源极也改接到与其漏极连接在一起，即所述NMOS晶体管MN2的源极和漏极均与所述输出管脚OUT相连。这种修改后，可以将NMOS晶体管MN2的面积减小一半，仍然维持相同的静电保护效果。
[0025]以下具体介绍图2所示的二级静电保护电路的改进原理。
[0026]NMOS晶体管MN2主要是依靠寄生的反向二极管放电起到钳位输出管脚OUT的电压作用，以便对与输出管脚OUT相连的电路进行静电保护。而根据本专利技术图2所示的连接方式，相同尺寸的NMOS晶体管MN2(对应相同的沟道宽度和本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种二级静电保护电路，其特征在于，其包括：第一级静电保护电路，其连接于输入管脚IN和接地端G之间；第二级静电保护电路，其包括电阻R2和MOS晶体管，所述电阻R2连接于所述输入管脚IN和所述输出管脚OUT之间；所述MOS晶体管的源极和漏极均与所述输出管脚OUT相连，其栅极与所述接地端G相连，其衬体端与所述接地端G相连；其中，通过所述第一级静电保护电路和第二级静电保护电路实现对与所述输出管脚OUT相连的电路进行静电保护。2.根据权利要求1所述的二级静电保护电路，其特征在于，所述第一级静电保护电路包括电阻R1和NMOS晶体管MN1，所述NMOS晶体管MN1的漏极与所述输入管脚IN相连，其源极与接地端G相连，其栅极经所述...

【专利技术属性】
技术研发人员：王钊，
申请(专利权)人：无锡中感微电子股份有限公司，
类型：发明
国别省市：