【技术实现步骤摘要】
一种半导体器件及其制备方法、存储器及存储系统
[0001]本专利技术总体上涉及电子器件，并且更具体的，涉及一种半导体器件及其制备方法、存储器及存储系统。
技术介绍
[0002]自3D NAND技术应用于实际生产，人们对于容量及成本的追求，使得叠加层数越来越高，由24层增加到目前的100层，以及后续200，300层。
[0003]随着叠加层数的增加，以及堆叠层减薄和沟道孔的尺寸增加，栅极层填充的难度也会随之增加，比如栅极层填充中会产生气隙，从而导致栅极层中的氟扩散。栅极层中的氟气体会向上下层间绝缘层扩散、向沟道结构中扩散，以及向阵列共源极中扩散。氟会侵蚀或攻击这些结构使其遭到破坏，进而导致漏电、失效。
技术实现思路
[0004]本专利技术的目的在于提供一种半导体器件及其制备方法、存储器及存储系统，旨在降低栅极层的填充难度，进而解决栅极层中产生气隙的问题。
[0005]第一方面，本专利技术提供一种半导体器件的制备方法，所述制备方法包括：
[0006]提供衬底；
[0007]在所述衬...
【技术保护点】
【技术特征摘要】
1.一种半导体器件的制备方法，其特征在于，所述制备方法包括：提供衬底；在所述衬底上形成堆叠层，所述堆叠层包括交替层叠设置的层间牺牲层和层间绝缘层；形成贯穿所述堆叠层的多排第一沟道孔；通过所述第一沟道孔刻蚀所述层间牺牲层，以形成位于所述第一沟道孔周围的第一空腔；在所述第一空腔中形成栅极层。2.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述多排第一沟道孔分为间隔的多组第一沟道孔组，相邻所述第一沟道孔组之间的组间距离，大于所述第一沟道孔组内相邻的任意两个所述第一沟道孔之间的孔间距离。3.根据权利要求2所述的半导体器件的制备方法，其特征在于，所述通过所述第一沟道孔刻蚀所述层间牺牲层的步骤之后，还形成位于所述多排第一沟道孔两外侧的排间支撑结构。4.根据权利要求3所述的半导体器件的制备方法，其特征在于，形成所述排间支撑结构之后，所述制备方法还包括：对所述排间支撑结构进行氧化。5.根据权利要求2所述的半导体器件的制备方法，其特征在于，所述通过所述第一沟道孔刻蚀所述层间牺牲层的步骤之后，相邻所述第一沟道孔组之间的部分所述层间牺牲层保留，以形成多个间隔设置的组间支撑结构。6.根据权利要求5所述的半导体器件的制备方法，其特征在于，所述制备方法还包括：在任意相邻的两组所述第一沟道孔组之间形成至少一个第二沟道孔；通过所述第二沟道孔刻蚀所述层间牺牲层，以形成位于第二沟道孔周围的第二空腔，所述第二空腔与所述第一空腔连通；在所述第一空腔和所述第二空腔中形成所述栅极层。7.根据权利要求6所述的半导体器件的制备方法，其特征在于，任意相邻两组所述第一沟道孔组之间的所述第二沟道孔的数量为多个，且相邻两个所述第二沟道孔之间的距离大于相邻两个所述第一沟道孔之间的所述孔间距离，相邻两个所述第二沟道孔之间的距离大于相邻两个所述第一沟道孔和所述第二沟道孔之间的距离。8.根据权利要求6所述的半导体器件的制备方法，其特征在于，所述第二沟道孔将所述组间支撑结构隔断。9.根据权利要求5所述的半导体器件的制备方法，其特征在于，形成所述组间支撑结构之后，所述制备方法还包括：对所述组间支撑结构进行氧化。10.根据权利要求6所述的半导体器件的制备方法，其特征在于，所述多排第一沟道孔平均分为多组第一沟道孔组。11.根据权利要求10所述的半导体器件的制备方法，其特征在于，所述多排第一沟道孔的数量为9排，3排所述第一沟道孔为一组。12.根据权利要求6所述的半导体器件的制备方法，其特征在于，所述在所述第一空腔
和所述第二空腔中形成所述栅极层的步骤之前，所述制备方法还包括：在所述第一空腔和所述第二空腔内依次沉积第一高K介质层和第一阻挡层。13.根据权利要求6所述的半导体器件的制备方法，其特征在于，所述栅极层具有暴露于所述第一沟道孔或所述第二沟道孔的第一侧面，所述层间绝缘层具有暴露于所述第一沟道孔或所述第二沟道孔的第二侧面；所述在所述第一空腔和所述第二空腔中形成所述栅极层的步骤之后，所述制备方法还包括：在所述栅极层的所述第一侧面形成第二阻挡层；在所述第二阻挡层的表面和所述层间绝缘层的所述第二侧面依次...
【专利技术属性】
技术研发人员：汤召辉，夏正亮，周文斌，霍宗亮，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。