半导体结构及其制备方法、存储器、存储系统、电子设备技术方案

本公开提供了一种半导体结构及其制备方法、存储器、存储系统、电子设备，涉及半导体芯片技术领域，以降低存储单元之间的相互干扰，提高器件性能。半导体结构包括堆叠层、沟道结构和多个第二介质层。堆叠层包括交替叠置的多个第一介质层和多个栅极层。沟道结构贯穿堆叠层；第一介质层靠近沟道结构的边界，相较于栅极层靠近沟道结构的边界内缩。沿平行于堆叠层所在平面的方向，第二介质层位于第一介质层与沟道结构之间；沿垂直于堆叠层的所在平面的方向，第二介质层位于相邻的两个栅极层之间，第二介质层的介电常数小于第一介质层的介电常数。上述半导体结构应用于存储器中，以实现数据的读取和写入操作。据的读取和写入操作。据的读取和写入操作。

【技术实现步骤摘要】
半导体结构及其制备方法、存储器、存储系统、电子设备


[0001]本公开涉及半导体芯片
，尤其涉及一种半导体结构及其制备方法、存储器、存储系统、电子设备。

技术介绍

[0002]随着存储单元的特征尺寸接近工艺下限，平面工艺和制造技术变得具有挑战性且成本高昂，这造成2D或者平面NAND闪存的存储密度接近上限。
[0003]为克服2D或者平面NAND闪存带来的限制，业界已经研发了具有三维结构的存储器(3D NAND)，通过将存储单元三维地布置在衬底之上来提高存储密度。
[0004]然而，为了增加存储密度，存储器的尺寸越来越小，在进行编程操作时，存储单元之间的相互干扰难以忽略，影响器件性能。

技术实现思路

[0005]本公开的实施例提供一种半导体结构及其制备方法、存储器、存储系统、电子设备，以降低存储单元之间的相互干扰，提高器件性能。
[0006]为达到上述目的，本公开的实施例采用如下技术方案：
[0007]一方面，提供一种半导体结构。所述半导体结构包括堆叠层、沟道结构和多个第二介质层。所述堆叠层包本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：堆叠层，包括交替叠置的多个第一介质层和多个栅极层；沟道结构，贯穿所述堆叠层；所述第一介质层靠近所述沟道结构的边界，相较于所述栅极层靠近所述沟道结构的边界内缩；多个第二介质层，沿平行于所述堆叠层所在平面的方向，所述第二介质层位于所述第一介质层与所述沟道结构之间；沿垂直于所述堆叠层的所在平面的方向，所述第二介质层位于相邻的两个所述栅极层之间，所述第二介质层的介电常数小于所述第一介质层的介电常数。2.根据权利要求1所述的半导体结构，其特征在于，所述第二介质层的一侧与所述第一介质层接触，另一侧与所述沟道结构接触。3.根据权利要求1所述的半导体结构，其特征在于，所述第二介质层的介电常数小于或等于3。4.根据权利要求3所述的半导体结构，其特征在于，所述第二介质层的材料包括碳掺杂的氧化硅、碳掺杂氢氧化硅和氟掺杂氧化硅中的任一种。5.根据权利要求1所述的半导体结构，其特征在于，所述第一介质层的弹性模量大于所述第二介质层的弹性模量。6.根据权利要求5所述的半导体结构，其特征在于，所述第一介质层的弹性模量为70GPa～100GPa。7.根据权利要求1～6中任一项所述的半导体结构，其特征在于，所述第二介质层靠近所述第一介质层的边界，与所述第二介质层远离所述第一介质层的边界之间的距离为0.5nm～5nm。8.一种半导体结构的制备方法，其特征在于，包括：形成初始堆叠层；所述初始堆叠层包括交替设置的多个牺牲层和多个第一介质层；形成贯穿所述初始堆叠层的沟道孔；经由所述沟道孔去除所述第一介质层靠近所述沟道孔的边缘部分，使得所述第一介质层靠近所述沟道孔的边界，相较于所述牺牲层靠近所述沟道孔的边界内缩，以形成凹槽；在所述...

【专利技术属性】
技术研发人员：贾信磊，贾建权，周稳，游开开，韩佳茵，徐盼，杨琨，靳磊，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：