布置在水平有源带中的多栅极NOR闪存薄膜晶体管串制造技术

多栅极NOR闪存薄膜晶体管(TFT)串阵列(“多栅极NOR串阵列”)被组织为与硅衬底的表面平行延伸的水平有源带堆，其中每堆中的TFT由沿着有源带堆的一个或两个侧壁设置的垂直局部字线控制。每个有源带至少包括在两个共享源极或漏极层之间形成的沟道层。有源带的TFT中的数据存储由设置在有源带和由相邻局部字线提供的控制栅极之间的电荷存储元件提供。取决于是否使用有源带的一侧或两侧，每个有源带可以提供属于一个或两个NOR串的TFT。以提供属于一个或两个NOR串的TFT。以提供属于一个或两个NOR串的TFT。

【技术实现步骤摘要】
布置在水平有源带中的多栅极NOR闪存薄膜晶体管串
[0001]本申请是申请日为2016年7月27日、申请号为201680057342.4、专利技术名称为“布置在具有垂直控制栅极的堆叠的水平有源带中的多栅极NOR闪存薄膜晶体管串”的专利技术专利申请的分案申请。
[0002]相关申请的交叉引用
[0003]本申请涉及并要求2015年9月30日提交的标题为“布置在具有垂直控制栅极的堆叠的水平有源带中的多栅极NOR闪存薄膜晶体管串”的美国临时专利申请(临时专利申请案)序列号62/235322的优先权。该临时专利申请通过引用整体并入本文。


[0004]本专利技术涉及高密度存储器结构。特别地，本专利技术涉及由互连的薄膜存储元件(比如薄膜存储晶体管)形成的高密度存储器结构。

技术介绍

[0005]在本公开中，描述了存储器电路结构。可以使用常规制造方法在平面半导体衬底(例如硅晶片)上制造这些结构。为了在本说明书中清晰起见，术语“垂直”是指垂直于半导体衬底表面的方向，术语“水平”是指平行于该半导体衬底表面的任何方向。
[0006]现有技术中已知许多高密度非易失性存储器结构，有时称为“三维垂直NAND串”。这些高密度存储器结构中的许多是使用由沉积的薄膜(例如多晶硅薄膜)形成的薄膜存储晶体管形成的，并且被组织为“存储器串”的阵列。一种类型的存储器串被称为NAND存储器串或简称为“NAND串”。NAND串由多个串联连接的存储晶体管(“TFT”)组成。读取或编程任何串联连接的TFT需要激活NAND串中的所有串联连接的TFT。在这种NAND布置下，未被读取或编程的激活的TFT可能会遇到不希望的编程干扰或读取干扰条件。此外，由多晶硅薄膜形成的TFT具有比在单晶硅衬底中形成的常规晶体管低得多的沟道迁移率—因此具有更高的电阻率。NAND串中较高的串联电阻将串中的TFT的数量实际上限制为不超过64或128个TFT。需要通过长NAND串而被传导的低读取电流会导致较长的延迟。
[0007]另一种类型的高密度存储器结构被称为NOR存储器串或“NOR串”。NOR串包括多个存储晶体管，每个连接到共享源极区域和共享漏极区域。因此，NOR串中的晶体管并联连接，使得NOR串中的读取电流在比通过NAND串的读取电流小得多的电阻上传导。目前，本专利技术人并不知道现有技术中由TFT形成的任何NOR串。为了读取或编程NOR串中的存储晶体管，仅需要激活该存储晶体管(即“开通”或导通)，NOR串中的所有其他存储晶体管保持休眠(即“关断”或不导通)。因此，NOR串允许更快地感测要被读取的激活的存储晶体管，并避免未被读取或编程的NOR串的其他存储晶体管中的编程干扰或读取干扰条件。
[0008]例如，在2013年1月30日提交并于2014年11月4日发布的Alsmeier等人(“Alsmeier”)的标题为“紧凑型三维垂直NAND及其制造方法”的美国专利8878278中公开了三维存储器结构。Alsmeier公开了各种类型的高密度NAND存储器结构，比如“兆兆位单晶片阵列晶体管”(TCAT)NAND阵列(图1A)、“管形位成本可扩展”(P
‑
BiCS)闪存(图1B)和“垂直
NAND”存储器串结构。同样，2002年12月31日提交并且于2006年2月28日发布的标题为“制造包含串联连接的晶体管串的可编程存储器阵列结构的方法”的Walker等人(“Walker I”)的美国专利7005350也公开了许多三维高密度NAND存储器结构。
[0009]2005年8月3日提交并且于2009年11月3日发布的标题为“双栅极器件及方法”的Walker(“Walker II”)的美国专利7612411公开了一种“双栅极”存储器结构，其中公共有源区在形成于公共有源区的相对侧上的两个NAND串中提供独立控制的存储元件。
[0010]2001年8月24日提交并且于2004年6月1日发布的标题为“具有靠近垂直体的水平栅极层的浮置栅晶体管”的Forbes(“Forbes”)的美国专利6744094公开了具有带有相邻平行水平栅极层的垂直体晶体管的存储器结构。
[0011]2000年8月14日提交并于2003年6月17日发布的标题为“具有垂直沟道电流的多栅极半导体器件及制造方法”的Cleaves等人的美国专利6580124公开了一种具有沿着晶体管的垂直表面形成的两个或四个电荷存储介质的多位存储器晶体管。
[0012]包括由垂直多晶硅栅极控制的水平NAND串的三维存储器结构在由W.Kim等人发表在2009超大规模集成电路技术会议，技术论文文摘，第188
‑
189页上的文章“对于兆兆位密度存储的克服堆叠限制的多层垂直栅极NAND闪存”(“Kim”)中披露。也包括具有垂直多晶硅栅极的水平NAND串的另一种三维存储器结构在由HT Lue等人发表在2010超大规模集成电路技术会议，技术论文文摘，第131
‑
132页上的文章“使用自由接点埋设沟道BF SONOS装置的高度可扩展8层三维垂直栅极(VG)TFT NAND闪存”中披露。
[0013]在这里讨论的存储器结构中，存储的信息由存储的电荷表示，其可以通过使用各种技术中的任何一种而被引入。例如，1996年7月23日提交并于1998年6月16日发布的标题为“利用不对称电荷俘获的非易失性半导体存储器单元”的Eitan的美国专利5768192公开了基于“热电子沟道注入”技术的NROM型存储晶体管操作。其他技术包括在TFT NAND串中使用的福勒
‑
诺德海姆(Fowler
‑
Nordheim)隧穿、以及直接隧穿，这两者对于本领域普通技术人员来说都是已知的。

技术实现思路

[0014]根据本专利技术的一实施例，多栅极NOR闪存薄膜晶体管(TFT)串阵列(“多栅极NOR串阵列”)被组织为与硅衬底的表面平行延伸的水平有源带堆，其中每堆中的TFT由沿着有源带堆的一个或两个侧壁设置的垂直局部字线控制。每个有源带至少包括在两个共享源极或漏极层之间形成的沟道层。有源带的TFT中的数据存储由设置在有源带和由相邻局部字线提供的控制栅极之间的电荷存储元件提供。取决于是否使用有源带的一侧或两侧，每个有源带可以提供属于一个或两个NOR串的TFT。
[0015]在一实施例中，有源带中的共享源极层或漏极层中的仅一个连接到电源电压，而另一源极或漏极层保持在由沉积在源极或漏极层中的电荷量确定的电压。在读取、写入或擦除操作之前，不被激活的TFT起到带电容器的作用，其中一个板是源极或漏极层本身，而另一个板是NOR串中的控制栅电极，其被参考到地面参考。带电容器上的电荷由一个或多个预充电TFT提供，所述TFT被瞬时激活以将电荷从连接到所接触的源极或漏极层的电源电压转移到带电容器。
[0016]在一实施例中，TFT形成在每个有源带的两个垂直侧边缘上，使得垂直局部字线可
以沿有源带的两个垂直侧边缘提供。在该实施例中，双密度通过使得沿着有源带的垂直边缘之一的局部字本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器结构，包括:半导体衬底，该半导体衬底具有基本平坦表面并且具有形成在其中或其上的电路；半导体衬底上的绝缘层；形成在绝缘层上的第一有源带和第二有源带，每个有源带沿着基本平行于平坦表面的第一方向延伸，并且沿着也基本平行于平坦表面的第二方向彼此分开预定距离，其中每个有源带包括(i)第一导电类型的第一半导体层；(ii)在第一半导体层的相反侧上的第二和第三半导体层，每个为与第一导电类型相反的第二导电类型的；和(iii)与第二半导体层相邻并直接电接触的金属层；设置在第一有源带和第二有源带的侧壁上的电荷俘获材料；和多个局部字线导体，每个局部字线导体沿着基本垂直于平坦表面的第三方向纵向延伸，每个导体通过电荷俘获材料与第一有源带或第二有源带隔开，从而沿着每个有源带的第一方向形成NOR串，每个NOR串包括多个存储晶体管，该多个存储晶体管由有源带、有源带的第二和第三半导体层、电荷俘获材料和沿着有源带的侧面的局部字线导体形成。2.根据权利要求1所述的存储器结构，其中，每个有源带还包括介电材料，该介电材料选自由氧化硅、氮化硅和气隙构成的组。3.根据权利要求1所述的存储器结构，其中，第二和第三半导体层通过互连件连接到半导体衬底上或中的电路。4.根据权利要求1所述的存储器结构，其中，第二和第三半导体层通过埋设触点连接到半导体衬底上或中的电路。5.根据权利要求1所述的存储器结构，其中，每个NOR串与所述有源带上的至少一个预充电器件相关联，所述预充电器件将第二半导体层预充电到预定电压，该预定电压在对所述NOR串的编程、编程抑制、读取或擦除操作期间基本上由沿着第二半导体层的寄生电容保持。6.根据权利要求5所述的存储器结构，还包括形成在半导体表面中和半导体表面上的电路，并且其中预充电器件包括至少一个选择的存储晶体管，并且其中电路施加预定电压以对寄生电容预充电，预定电压根据是否执行编程、编程抑制、读取或擦除操作来确定。7.根据权利要求5所述的存储器结构，其中，所述预充电器件包括一个或多个预充电晶体管，该一个或多个预充电晶体管具有与所述NOR串中的存储晶体管不同的...

【专利技术属性】
技术研发人员：E哈拉里，
申请(专利权)人：日升存储公司，
类型：发明
国别省市：