用于增强可靠性的三维存储器件和制造方法技术

提供了三维(3D)NAND存储器件和方法。在一方面，一种制造方法包括：在衬底之上形成电介质堆叠体；穿过电介质堆叠体形成功能层和半导体沟道；基于电介质堆叠体形成导体/绝缘体堆叠体；以及穿过导体/绝缘体堆叠体形成存储单元。每个存储单元包括功能层和半导体沟道的部分。功能层和半导体沟道中的至少一者包括一定量的氘元素。量的氘元素。量的氘元素。

【技术实现步骤摘要】
【国外来华专利技术】用于增强可靠性的三维存储器件和制造方法


[0001]本申请涉及半导体
，具体而言，涉及用于增强可靠性的三维(three
‑
dimensional，3D)存储器件及制造方法。

技术介绍

[0002]与非(Not
‑
AND，NAND)存储器是一种不需要电力来保持存储的数据的非易失性类型的存储器。对消费电子设备、云计算和大数据的不断增长的需求带来了对更大容量和更好性能的NAND存储器的持续需求。随着传统二维(two
‑
dimensional，2D)NAND存储器接近其物理极限，三维(3D)NAND存储器现在正发挥着重要作用。3D NAND存储器在单个管芯上使用多个堆叠体层，以实现更高的密度、更高的容量、更快的性能、更低的功耗和更好的成本效率。
[0003]3D NAND器件的存储单元包括半导体沟道和隧穿层。在制造工艺期间，典型地会在半导体沟道、隧穿层以及半导体沟道和隧穿层之间的界面中形成一些缺陷。然后通过氢钝化修复缺陷。然而，氢钝化键会在升高的温度或电应力下断裂。断裂的键重新激活一些缺陷并导致可靠性问题。

技术实现思路

[0004]在本公开的一方面，一种用于制造3D存储器件的方法包括：提供用于3D存储器件的衬底；在衬底的顶表面之上形成电介质堆叠体；形成穿过电介质堆叠体的沟道孔；在沟道孔的侧壁上形成阻挡层；在阻挡层的表面上形成电荷捕获层；在电荷捕获层的表面上形成隧穿层；在隧穿层的表面上形成半导体沟道；基于电介质堆叠体形成导体/绝缘体堆叠体；以及穿过导体/绝缘体堆叠体形成存储单元。每个存储单元包括阻挡层、电荷捕获层、隧穿层和半导体沟道的部分。阻挡层、电荷捕获层、隧穿层和半导体沟道中的至少一者包括一定量的氘元素。
[0005]在本公开的另一方面，一种3D存储器件包括：衬底；形成在衬底之上的导体/绝缘体堆叠体；延伸穿过导体/绝缘体堆叠体的半导体沟道；延伸穿过导体/绝缘体堆叠体并且形成在半导体沟道和导体/绝缘体堆叠体之间的功能层；以及穿过导体/绝缘体堆叠体形成的存储单元。每个存储单元包括功能层的部分和半导体沟道的部分。功能层包括阻挡层、电荷捕获层和隧穿层。阻挡层、电荷捕获层、隧穿层和半导体沟道中的至少一者包括一定量的氘元素。
[0006]在本公开的另一方面中，一种存储装置包括：用于接收输入的输入/输出(input/output，I/O)组件；用于缓冲信号的缓冲器；用于实现操作的控制器；以及3D存储器件。3D存储器件包括：衬底；形成在衬底之上的导体/绝缘体堆叠体；延伸穿过导体/绝缘体堆叠体的半导体沟道；以及延伸穿过导体/绝缘体堆叠体并形成在半导体沟道和导体/绝缘体堆叠体之间的功能层。功能层包括阻挡层、电荷捕获层和隧穿层。阻挡层、电荷捕获层、隧穿层和半导体沟道中的至少一者包括一定量的氘元素。
[0007]根据本公开的说明书、权利要求和附图，本领域技术人员可以理解本公开的其他方面。
附图说明
[0008]图1和图2示出了根据本公开的各个方面的在制造工艺期间的某些阶段的示例性三维(3D)阵列器件的截面视图；
[0009]图3和图4示出了根据本公开的各个方面的图2所示的3D阵列器件在沟道孔和功能层形成之后的俯视图和截面视图；
[0010]图5A和5B示出了根据本公开的各个实施例的图4中所示的3D存储器件的示例性部分的放大视图；
[0011]图6示出了根据本公开的各个方面的图3和图4中所示的3D阵列器件在沟道孔被填充之后的截面视图；
[0012]图7和图8示出了根据本公开的各个方面的图6中所示的3D阵列器件在栅极线缝隙形成之后的俯视图和截面视图；
[0013]图9、图10和图11示出了根据本公开的各个方面的图7和图8中所示的3D阵列器件在制造工艺中的某些阶段的截面视图；
[0014]图12和图13示出了根据本公开的各个方面的图11中所示的3D阵列器件在制造工艺中的某些阶段的截面视图；
[0015]图14示出了根据本公开的各个方面的示例性外围器件的截面视图；
[0016]图15示出了根据本公开的各个方面的在图13中所示的3D阵列器件与图14中所示的外围器件键合之后的3D存储器件的截面视图；
[0017]图16示出了根据本公开的各个方面的3D存储器件的制造的示意性流程图；以及
[0018]图17示出了根据本公开的各个实施例的存储装置的框图。
具体实施方式
[0019]下面参考附图描述根据本公开的各个方面的技术方案。在可能的情况下，在整个附图中将使用相同的参考数字来指代相同或相似的组件。显然，所描述的方面仅仅是本公开的一些而非所有方面。各个方面的特征可以交换和/或组合。
[0020]图1
‑
12示意性地示出了根据本公开的方面的示例性3D阵列器件100的制造工艺。3D阵列器件100是存储器件的部分，并且也可以称为3D存储结构。在图中，俯视图在XY平面中，且截面视图在YZ平面中或沿XY平面中的线。
[0021]如图1中的截面视图所示，3D阵列器件100包括衬底110。在一些方面，衬底110可以包括单晶硅层。衬底110还可以包括半导体材料，诸如锗(Ge)、硅
‑
锗(SiGe)、碳化硅(SiC)、绝缘体上硅(silicon
‑
on
‑
insulator，SOI)、绝缘体上锗(germanium
‑
on
‑
insulator，GOI)、多晶硅、或III
‑
V族化合物(诸如砷化镓(GaAs)或磷化铟(InP))。可选地，衬底110还可以包括非导电材料，诸如玻璃、塑料材料或陶瓷材料。当衬底110包括玻璃、塑料或陶瓷材料时，衬底110还可以包括沉积在玻璃、塑料或陶瓷材料上的多晶硅的薄层。在这种情况下，衬底110可以像多晶硅衬底一样被处理。作为示例，在下面的描述中，衬底110包括未掺杂或轻掺杂的单晶硅层。
[0022]在一些方面，衬底110的顶部部分通过离子注入和/或扩散被n型掺杂剂掺杂以形成掺杂区域111。掺杂区域111的掺杂剂可以包括例如磷(P)、砷(As)和/或锑(Sb)。如图1中所示，覆盖层120沉积在掺杂区域111之上。覆盖层120是牺牲层并且可以包括单层或多层。例如，覆盖层120可以包括氧化硅层和氮化硅层中的一种或多种。可以通过化学气相沉积(chemical vapor deposition，CVD)、物理气相沉积(physical vapor deposition，PVD)、原子层沉积(atomic layer deposition，ALD)，或化学气相沉积、物理气相沉积、原子层沉积的组合来沉积覆盖层120。在一些其他方面，覆盖层120可以包括另一种材料，诸如氧化铝。
[0023]此外，在覆盖层120之上，沉积牺牲层130。牺牲层130可以包括电介质材料、半导体材料或导电材料。如本文所用，词语“导电”表示电气上导通本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种用于制造三维(3D)存储器件的方法，包括：提供衬底；以及在所述衬底的顶表面之上形成堆叠体结构，其中，形成所述堆叠体结构包括：形成功能层，所述功能层延伸穿过所述堆叠体结构；以及在所述功能层的表面上形成半导体沟道，其中，所述功能层和所述半导体沟道中的至少一者包括一定量的氘元素。2.根据权利要求1所述的方法，其中，形成所述功能层包括：形成沟道孔，所述沟道孔延伸穿过所述堆叠体结构；在所述沟道孔的侧壁上形成阻挡层；在所述阻挡层的表面上形成电荷捕获层；以及在所述电荷捕获层的表面上形成隧穿层。3.根据权利要求2所述的方法，其中，所述阻挡层、所述电荷捕获层、所述隧穿层和所述半导体沟道中的至少一者包括具有氘元素的复合物。4.根据权利要求2所述的方法，其中，所述阻挡层、所述电荷捕获层、所述隧穿层和所述半导体沟道均包括一定数目的氘元素。5.根据权利要求4所述的方法，其中，所述阻挡层、所述电荷捕获层、所述隧穿层和所述半导体沟道均包括具有氘元素的复合物。6.根据权利要求2所述的方法，其中，所述阻挡层、所述电荷捕获层、所述隧穿层和所述半导体沟道不包括具有结合到缺陷状态的氢元素的复合物。7.根据权利要求2所述的方法，其中，形成所述阻挡层、形成所述电荷捕获层、形成所述隧穿层或形成所述半导体沟道包括：使用包括氘元素的气体源。8.根据权利要求2所述的方法，其中，形成所述阻挡层、形成所述电荷捕获层、形成所述隧穿层和形成所述半导体沟道均包括：使用包括氘元素的气体源。9.根据权利要求2所述的方法，还包括：将氘元素传输到所述阻挡层、所述电荷捕获层、所述隧穿层和所述半导体沟道中的所述至少一者。10.根据权利要求9所述的方法，其中，将氘元素传输到所述阻挡层、所述电荷捕获层、所述隧穿层和所述半导体沟道中的所述至少一者包括：通过离子注入和/或扩散传输氘元素。11.根据权利要求2所述的方法，其中，形成所述堆叠体结构还包括：形成交替堆叠的第一电介质层和第二电介质层；通过蚀刻去除所述第二电介质层以形成腔；通过所述腔将一定数量的氘元素传输到所述阻挡层；通过扩散将所述一定数量的氘元素的部分传输到所述电荷捕获层、所述隧穿层和所述半导体沟道；以及在所述腔中沉积导电层。12.根据权利要求11所述的方法，其中：
形成延伸穿过所述堆叠体结构并分隔多个存储单元的栅极线缝隙结构，并且所述第一电介质层的相对于所述半导体沟道靠近所述栅极线缝隙结构的部分包括具有氘元素的复合物。13.根据权利要求1所述的方法，还包括：在形成所述堆叠体结构之后，将一定数量的氘元素传输至所述堆叠体结构的区域。14.根据权利要求2所述的方法，还包括：在形成所述半导体沟道之后，通过所述沟道孔的开口将氘元素传输至所述半导体沟道、所述隧穿层、所述电荷捕获层和所述阻挡层中的至少一者；以及通过电介质材料填充所述沟道孔的所述开口。15.一种三维(3D)存储器件，包括：衬底；导体/绝缘体堆叠体，所述导体/绝缘体堆叠体形成在所述衬底之上；半导体沟道，所述半导体沟道延伸穿过所述导体/绝缘体堆叠体；以及功能层，所述功能层延伸穿过所述导体/绝缘体堆叠体并形成在...

【专利技术属性】
技术研发人员：王启光，蒲浩，李劲昊，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：