存储系统以及电容值的测定方法技术方案

实施方式提供能够高精度地测定所使用的电容器的电容值的存储系统以及电容值的测定方法。实施方式的存储系统具备：电容器，其在电源丧失时向非易失性半导体存储器和控制器供给电荷；恒流电路，其从电容器以一定电流抽出电荷；测定电路，其对电容器的两端的端子电压进行测定；以及计时器电路，其对测定电路测定端子电压的期间的时间进行测定。控制器基于电容器进行自然放电的第1期间和恒流电路从电容器抽出电荷的第2期间各自中的电容器的端子电压的时间上的变化，使用将流动电容器的泄漏电流的泄漏电阻的电阻值包含于变量的算式，算出电容器的电容值。电容器的电容值。电容器的电容值。

【技术实现步骤摘要】
存储系统以及电容值的测定方法
[0001]本申请享受以日本特许申请2020－155223号(申请日：2020年9月16日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。


[0002]本专利技术的实施方式涉及存储系统以及存储系统具备的电容器的电容值的测定方法。

技术介绍

[0003]作为包括非易失性半导体存储器的存储系统，使用了固态硬盘驱动器(Solid State Drive(SSD)等。在这样的存储系统安装有各种各样的用途的各种电容器。研究了高精度地测定各种电容器中的特定用途的电容器的电容值的方法。

技术实现思路

[0004]本专利技术的实施方式提供能够高精度地测定所使用的电容器的电容值的存储系统以及电容值的测定方法。
[0005]实施方式涉及的存储系统是用从外部装置供给的电源的电力进行动作的存储系统，具备：电容器，其在电源丧失时向非易失性半导体存储器和控制器供给电荷；恒流电路，其从电容器以一定电流抽出电荷；测定电路，其对电容器的两端的端子电压进行测定；以及计时器电路，其对测定电路测定端子电压的期间的时间进行测定。控制器基于电容器进行自然放电的第1期间和恒流电路从电容器抽出电荷的第2期间各自中的电容器的端子电压的时间上的变化，使用将流动电容器的泄漏电流的泄漏电阻的电阻值包含于变量的算式，算出电容器的电容值。
附图说明
[0006]图1是表示第1实施方式涉及的存储系统的构成的示意图。
[0007]图2是表示电容器的电容值的测定方法的例子的示意性的电路图。
[0008]图3是用于对第1实施方式涉及的存储系统的自然放电测定进行说明的电路框图。
[0009]图4是表示自然放电测定中的电容器的端子电压的时间上的变化的曲线图。
[0010]图5是用于对第1实施方式涉及的存储系统的恒流测定进行说明的电路框图。
[0011]图6是表示恒流测定中的电容器的端子电压的时间上的变化的曲线图。
[0012]图7是用于对第1实施方式涉及的存储系统的测定方法进行说明的流程图。
[0013]图8是表示第1期间和第2期间的设定的例子的曲线图。
[0014]图9是表示比较例的测定方法中的电容器的端子电压的时间上的变化的曲线图。
[0015]图10是表示第1期间和第2期间的设定的其他例子的曲线图。
[0016]图11是表示第2实施方式涉及的存储系统的构成的示意图。
[0017]图12是用于对第2实施方式涉及的存储系统的自然放电测定进行说明的电路框
图。
[0018]图13是用于对第2实施方式涉及的存储系统的恒流测定进行说明的电路框图。
[0019]图14是表示开关的构成例的示意图。
[0020]标号说明
[0021]1、1a存储系统
[0022]10恒流电路
[0023]20测定电路
[0024]30计时器电路
[0025]40算出电路
[0026]100基板
[0027]110、110a控制器
[0028]111模拟数字变换器
[0029]120非易失性半导体存储器
[0030]130、130a电源管理电路
[0031]131升降压电路
[0032]140电容器
具体实施方式
[0033]以下，参照附图对实施方式进行说明。在附图的记载中，对同一部分标记同一标号并省略说明。
[0034](第1实施方式)
[0035]如图1所示，本专利技术的第1实施方式涉及的存储系统1具备基板100。在基板100安装有控制器110、非易失性半导体存储器120、电源管理电路130、电容器140、接口连接器150以及动态随机访问存储器(Dynamic Random Access Memory(DRAM)170。存储系统1例如是固态硬盘驱动器(Solid State Drive(SSD))、通用闪存(Universal Flash Storage(UFS))。
[0036]控制器110可以由如片上系统(System
‑
on
‑
a
‑
Chip(SoC))那样的电路构成。控制器110对存储系统1的动作总括地进行控制。控制器110的各功能也可以通过控制器110执行固件来实现。控制器110的各功能也可以通过控制器110内的专用硬件来实现。非易失性半导体存储器120例如为NAND型闪速存储器。
[0037]存储系统1经由接口连接器150而连接于主机设备(省略图示)。接口连接器150和控制器110经由总线160相连接。即，在主机设备与存储系统1的控制器110之间传送的数据经由接口连接器150以及总线160进行传输。
[0038]控制器110对主机设备与存储系统1之间的通信进行控制。例如，控制器110接收来自主机设备的命令，在利用DRAM170的同时对非易失性半导体存储器120进行控制以使得执行写入动作、读出动作。或者，控制器110在利用DRAM170的同时对非易失性半导体存储器120进行控制，以使得执行将所存储的数据擦除的擦除动作。在以下中，将非易失性半导体存储器120执行的写入动作、读出动作以及擦除动作也总称为“非易失性半导体存储器120的动作”。控制器110的各功能也可以通过控制器110执行固件来实现。
[0039]控制器110的各功能也可以通过控制器110内的专用硬件来实现。
[0040]电源管理电路130对向非易失性半导体存储器120以及控制器110的电力供给进行控制。另外，电源管理电路130对电容器140的充放电进行控制。电容器140是用于在从外部装置供给至存储系统1的电力已丧失的情况下对存储系统1进行保护的掉电保护(Power Loss Protection(PLP))处理中向存储系统1供给电力的电容器。在PLP处理的期间，通过电源管理电路130的控制，与蓄积于电容器140的电荷的量相应的电力被供给至控制器110、非易失性半导体存储器120等的安装于基板100的电子部件。电容器是电解电容器、层叠电容器、钽电容器，双电层电容器、高分子电容器或者电池等。
[0041]电源管理电路130具备恒流电路10、测定电路20、计时器电路30以及升降压电路131。控制器110具备算出电路40。算出电路40的功能也可以通过控制器110执行程序来实现。
[0042]恒流电路10从电容器140以一定电流抽出电荷。换言之，以一定电流抽出电荷是指以一定大小的电流、或者每单位时间的一定电荷量来抽出电子、或者减少所储存的电荷量。测定电路20测定电容器140的两端的端子间的电压(以下也称为“端子电压”。)。计时器电路30在测定电路20测定电容器140的端子电压的期间测定各种时间。算出电路40使用至少包括流动电容器140的泄漏电流的电阻(以下也称为泄漏电阻)的电阻值来作为变量的算式，算出电容器140的电容值。对于恒流电路10、测本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储系统，用从外部装置供给的电源的电力进行动作，具备：非易失性半导体存储器；控制器，其对所述非易失性半导体存储器进行控制；电容器，其在所述电源丧失时向所述非易失性半导体存储器和所述控制器供给电荷；恒流电路，其从所述电容器以一定电流抽出电荷；测定电路，其对所述电容器的两端的端子电压进行测定；以及计时器电路，其对所述测定电路测定所述端子电压期间的时间进行测定，所述控制器基于所述电容器进行自然放电的第1期间和所述恒流电路从所述电容器抽出电荷的第2期间各自中的、通过所述测定电路的测定和所述计时器电路的测定得到的所述端子电压的时间上的变化，使用将流动所述电容器的泄漏电流的泄漏电阻的电阻值包含于变量的算式，算出所述电容器的电容值。2.根据权利要求1所述的存储系统，所述测定电路在所述第1期间中测定所述端子电压，直到从测定开始起降低第1差分电压，在所述第2期间中测定所述端子电压，直到从测定开始起降低第2差分电压，所述计时器电路测定在所述第1期间中从所述测定开始起所述端子电压降低所述第1差分电压的第1经过时间、和在所述第2期间中从所述测定开始起所述端子电压降低所述第2差分电压的第2经过时间，所述控制器使用所述第1差分电压、所述第2差分电压、所述第1经过时间以及所述第2经过时间，算出所述电容器的电容值和所述泄漏电阻的电阻值。3.根据权利要求2所述的存储系统，所述控制器将所述第1期间和所述第2期间各自的所述测定开始时的所述端子电压设为V0、将所述一定电流设为Iconst、将所述第1差分电压设为dV1、将所述第2差分电压设为dV2、将所述第1经过时间设为dt1、将所述第2经过时间设为dt2，使用如下关系式算出所述电容器的电容值Ctotal和所述泄漏电阻的电阻值Rleak，该关系式为：Rleak＝－dt1
×
dV2/{Iconst
×
dt2
×
ln(1－dV1/V0)}－V0/IconstCtotal＝－dt1/{Rleak
×
ln(1－dV1/V0)}。4.根据权利要求2所述的存储系统，所述控制器将所述第1期间...

【专利技术属性】
技术研发人员：山崎浩树，
申请(专利权)人：铠侠股份有限公司，
类型：发明
国别省市：