存储装置及其编程操作制造方法及图纸

在某些方面，一种存储装置包括存储串以及耦合到存储串的外围电路，每个存储串包括漏极选择栅极(DSG)晶体管和存储单元。外围电路被配置为在编程/验证周期中对存储串的选择的存储串中的存储单元中的目标存储单元进行编程，并且在对目标存储单元进行编程之后，使用包括初始验证电压的一个或多个验证电压来验证目标存储单元。外围电路还被配置为将初始验证电压与阈值验证电压进行比较以获得比较结果，并且在对目标存储单元的编程和验证之间，至少基于该比较结果来控制存储串的未选择的存储串中的DSG晶体管。中的DSG晶体管。中的DSG晶体管。

【技术实现步骤摘要】
【国外来华专利技术】存储装置及其编程操作


[0001]本公开涉及存储装置及其操作方法。

技术介绍

[0002]闪存是一种可以电擦除和重新编程的低成本、高密度、非易失性固态存储介质。闪存包括NOR闪存和NAND闪存。闪存可以执行各种操作，例如读取、编程(写入)和擦除，以将每个存储单元的阈值电压改变为期望的电平。对于NAND闪存，擦除操作可以在块级执行，并且编程操作或读取操作可以在页级执行。

技术实现思路

[0003]在一个方面，一种存储装置包括存储串以及耦合到存储串的外围电路，每个存储串包括漏极选择栅极(DSG)晶体管和存储单元。外围电路被配置为在编程/验证周期中对存储串的选择的存储串中的存储单元中的目标存储单元进行编程，并且在对目标存储单元进行编程之后，使用包括初始验证电压的一个或多个验证电压来验证目标存储单元。外围电路还被配置为将初始验证电压与阈值验证电压进行比较以获得比较结果，并且在对目标存储单元的编程和验证之间，至少基于该比较结果来控制存储串的未选择的存储串中的DSG晶体管。
[0004]在另一方面，一种存储系统包括被配置为存储数据的存储装置，以及耦合到该存储装置的存储器控制器。存储装置包括均包括DSG晶体管和存储单元的存储串、以及耦合到存储串的外围电路。外围电路被配置为在编程/验证周期中对存储串的选择的存储串中的存储单元的目标存储单元进行编程，并且在对目标存储单元进行编程之后，使用包括初始验证电压的一个或多个验证电压来验证目标存储单元。外围电路还被配置为将初始验证电压与阈值验证电压进行比较以获得比较结果，并且在对目标存储单元的编程和验证之间，至少基于该比较结果来控制存储串的未选择的存储串中的DSG晶体管。存储器控制器被配置为通过外围电路控制存储串的操作。
[0005]在又一方面，提供了一种用于操作存储装置的方法。存储装置包括存储串，每个存储串包括DSG晶体管和存储单元。在编程/验证周期中，对存储串的选择的存储串中的存储单元的目标存储单元进行编程。在对目标存储单元进行编程之后，使用包括初始验证电压的一个或多个验证电压来验证目标存储单元。将初始验证电压与阈值验证电压进行比较以获得比较结果。在对目标存储单元的编程和验证之间，至少基于该比较结果来控制存储串的未选择的存储串中的DSG晶体管。
附图说明
[0006]附图并入本文并形成说明书的一部分，其示出了本公开的各方面，并且与说明书一起进一步用于解释本公开的原理并使相关领域的技术人员能够做出和使用本公开。
[0007]图1示出了根据本公开的一些方面的具有存储装置的系统的框图。
[0008]图2A示出了根据本公开的一些方面的具有存储装置的存储卡的示图。
[0009]图2B示出了根据本公开的一些方面的具有存储装置的固态驱动器(SSD)的示图。
[0010]图3示出了根据本公开的一些方面的包括外围电路的存储装置的示意图。
[0011]图4A和图4B分别示出了根据本公开的一些方面的包括NAND存储串的存储单元阵列的截面的侧视图和平面图。
[0012]图5示出了根据本公开的一些方面的包括存储单元阵列和外围电路的存储装置的框图。
[0013]图6示出了根据本公开的一些方面的存储单元的阈值电压分布和对应的验证电压的示例。
[0014]图7示出了根据本公开的一些方面的编程操作中的编程/验证周期。
[0015]图8示出了编程操作中的编程/验证周期的波形图。
[0016]图9A和图9B分别示出了在图8中的编程/验证周期期间的NAND存储串及其沟道电势。
[0017]图10示出了根据本公开的一些方面的编程操作中的编程/验证周期的波形图。
[0018]图11示出了根据本公开的一些方面的编程操作中的另一个编程/验证周期的波形图。
[0019]图12示出了根据本公开的一些方面的图3中的存储装置的控制逻辑单元和寄存器的详细框图。
[0020]图13示出了根据本公开的一些方面的用于编程操作的动态预脉冲方案。
[0021]图14示出了根据本公开的一些方面的用于操作存储装置的方法的流程图。
[0022]将参考附图描述本公开。
具体实施方式
[0023]尽管讨论了具体的构造和布置，但是应当理解，这样做仅出于说明的目的。这样，在不脱离本公开的范围的情况下，可以使用其他构造和布置。而且，本公开还可以用于多种其他应用中。如在本公开中描述的功能和结构特征可以以未在附图中具体描绘的方式彼此组合、调整和修改，使得这些组合、调整和修改在本公开的范围内。
[0024]通常，可以至少部分地根据上下文中的使用来理解术语。例如，至少部分地取决于上下文，本文所使用的术语“一个或多个”可以用于以单数意义描述任何特征、结构或特性，或者可以用于以复数意义描述特征、结构或特性的组合。类似地，至少部分地取决于上下文，诸如“一”或“所述”的术语可以同样被理解为传达单数用法或传达复数用法。另外，同样至少部分地取决于上下文，术语“基于”可以被理解为不一定旨在传达一组排他的因素，并且可以代替地允许存在不一定明确描述的附加因素。
[0025]NAND闪存装置可以在页/字线级执行编程(写入)操作，即同时对耦合到相同选择字线的所有存储单元进行编程。每个编程操作可能涉及多遍次，每一遍次具有多个施加编程脉冲和验证脉冲的周期。在3D NAND存储装置中，未选择的存储串(包括已通过编程验证的存储单元)中的漏极选择栅极(DSG)晶体管和/或源极选择栅极(SSG)晶体管通常在施加验证脉冲时关断，以避免来自未选择的存储串的泄漏干扰。由于沟道耦合效应，因此在选择字线与其相邻的未选择字线之间的未选择的存储串中可能出现沟道电势差。然而，沟道电
势差可能导致热载流子注入(Hot Carrier Injection，HCI)到选择的存储单元，这会干扰选择的存储单元的编程。
[0026]为了避免由于沟道电势差引起的HCI，在一些3D NAND存储装置中，在每个编程/验证周期中在施加编程电压和(多个)验证电压之间添加预脉冲阶段。在预脉冲阶段期间，未选择的存储串的DSG晶体管和SSG晶体管都导通，以消除沟道耦合电势以及在验证阶段期间产生的沟道电势差。然而，每个编程/验证周期中的附加的预脉冲阶段增加了编程时间。
[0027]为了解决上述一个或多个问题，本公开引入了一种解决方案，其仅当周期中的沟道电势差将足够大时才将预脉冲阶段添加到编程/验证周期。否则，不会将预脉冲阶段添加到编程/验证周期以减少编程时间。也就是说，本文公开的解决方案可以在平衡编程时间的同时减少HCI带来的干扰。由于观察到验证阶段期间的沟道电势差与施加到未选择字线的通过电压与在验证阶段开始时施加到选择字线的初始验证电压之间的差相关联，本文公开的解决方案可以确定降低或甚至最小化HCI(例如，基于通过电压)的阈值验证电压并且在每个编程/验证周期中将初始验证电压与阈值验证电压进行比较。因此可以使用比较结果来决定周期中是否包括预脉冲阶段。在一些实施方式本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种存储装置，包括：存储串，每个所述存储串包括漏极选择栅极(DSG)晶体管和存储单元；以及耦合到所述存储串的外围电路，并且所述外围电路被配置为在编程/验证周期中：对所述存储串的选择的存储串中的所述存储单元中的目标存储单元进行编程；在对所述目标存储单元进行编程之后，使用包括初始验证电压的一个或多个验证电压来验证所述目标存储单元；将所述初始验证电压与阈值验证电压进行比较以获得比较结果；以及在对所述目标存储单元的编程和验证之间，至少基于所述比较结果来控制所述存储串的未选择的存储串中的所述DSG晶体管。2.根据权利要求1所述的存储装置，其中，对于控制所述DSG晶体管，所述外围电路被配置为在所述编程/验证周期中，响应于指示所述初始验证电压高于所述阈值验证电压的所述比较结果，在对所述目标存储单元的编程和验证之间关断所述未选择的存储串中的所述DSG晶体管。3.根据权利要求2所述的存储装置，其中，对于控制所述DSG晶体管，所述外围电路还被配置为在所述编程/验证周期中，响应于指示所述初始验证电压等于或低于所述阈值验证电压的所述比较结果，在对所述目标存储单元的编程和验证之间的时间间隔中导通所述未选择的存储串中的所述DSG晶体管。4.根据权利要求1
‑
3中任一项所述的存储装置，其中，所述初始验证电压是所述一个或多个验证电压中的最大电压。5.根据权利要求1
‑
4中任一项所述的存储装置，其中，至少部分地基于多个编程/验证周期中的所述编程/验证周期的序号来确定所述阈值验证电压。6.根据权利要求1
‑
5中任一项所述的存储装置，其中，所述外围电路还被配置为：在对所述目标存储单元进行编程时，关断所述未选择的存储串中的所述DSG晶体管；并且在验证所述目标存储单元时，关断所述未选择的存储串中的所述DSG晶体管。7.根据权利要求3
‑
6中任一项所述的存储装置，还包括字线，每条所述字线耦合到处于同一相应行中的所述选择的存储串和所述未选择的存储串中的所述存储单元，其中，所述外围电路包括字线驱动器，所述字线驱动器被配置为当验证所述目标存储单元时：将所述一个或多个验证电压从所述初始验证电压开始依次施加到耦合到所述目标存储单元的选择字线；并且向与所述选择的存储串中的所述存储单元的另一个存储单元耦合的未选择字线施加通过电压。8.根据权利要求7所述的存储装置，其中，所述通过电压高于所述初始验证电压。9.根据权利要求7或8所述的存储装置，其中，至少部分地基于所述通过电压来确定所述阈值验证电压。10.根据权利要求7
‑
9中任一项所述的存储装置，其中，所述字线驱动器还被配置为：响应于指示所述初始验证电压高于所述阈值验证电压的所述比较结果，在对所述目标存储单元的编程和验证之间向所述选择字线施加第一电压，以关断处于所述未选择的存储串中并耦合到所述选择字线的存储单元；并且
响应于指示所述初始验证电压等于或低于所述阈值验证电压的所述比较结果，在对所述目标存储单元的编程和验证之间的所述时间间隔中向所述选择字线施加第二电压，以导通所述未选择的存储串中的所述存储单元。11.根据权利要求1
‑
10中任一项所述的存储装置，其中，所述外围电路被配置为在验证所述目标存储单元之后导通所述DSG晶体管。12.根据权利要求2所述的存储装置，其中，所述编程/验证周期中的所述初始验证电压低于稍后的编程/验证周期中的另一个初始验证电压；并且所述外围电路还被配置为响应于指示所述编程/验证周期中的所述初始验证电压高于所述阈值验证电压的所述比较结果，在所述稍后的编程/验证周期中，在对所述目标存储单元的编程和验证之间关断所述DSG晶体管，而不将所述另一个初始验证电压与所述阈值验证电压进行比较。13.根据权利要求1
‑
11中任一项所述的存储装置，其中，所述存储装置为三维(3D)NAND存储装置，并且所述存储串为NAND存储串。14.一种存储系统，包括：存储装置，被配置为存储数据并且包括：存储串，每个所述存储串包括漏极选择栅极(DSG)晶体管和存储单元；以及耦合到所述存储串的外围电路，并且所述外围电路被配置为在编程/验证周期中：对所述存储串的选择的存储串中的所述存储单元中的目标存储单元进行编程；在对所述目标存储单元进行编程之后，使用包括初始验证电压的一个或多个验证电压来验证所...

【专利技术属性】
技术研发人员：刘红涛，黄德佳，魏文喆，黄莹，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：