存储器设备制造技术

一种存储器设备，包括：第一存储器区域，包括具有多个第一存储器单元的第一存储器单元阵列以及设置在第一存储器单元阵列下方的第一外围电路；第二存储器区域，包括具有多个第二存储器单元的第二存储器单元阵列以及设置在第二存储器单元阵列下方的第二外围电路；以及包括电力布线的焊盘区域。第一存储器区域和第二存储器区域分别地包括分离地确定是否锁定存储器区域中的每个的第一局部锁定电路和第二局部锁定电路。第一存储器区域和第二存储器区域被包括在单个半导体芯片中以共享焊盘区域，并且第一存储器区域和第二存储器区域单独地操作。因此，在存储器设备中，通过选择性地仅停止需要恢复的存储器区域的操作可以减少不必需要的数据丢失。不必需要的数据丢失。不必需要的数据丢失。

【技术实现步骤摘要】
存储器设备
[0001]对(一个或多个)相关申请的交叉引用
[0002]本申请要求在2020年8月27日向韩国知识产权局提交的韩国专利申请第10
‑
2020
‑
0108582号的权益，该韩国专利申请的全部公开内容通过引用、出于所有目的而合并于此。


[0003]本公开涉及存储器设备。

技术介绍

[0004]作为一种类型的非易失性存储器设备的存储器设备，特别地，闪速存储器设备通过外部电源进行操作。当在操作期间发生突然断电(SPO)时或当外部电压降低时，闪速存储器设备可能无法正常地操作。为了补偿这种存储器设备的低电压特性并且保护操作电路，当操作电压的电平低于预定电压电平时，存储器设备使用锁定(lockout)电路来终止存储器设备的操作并且执行恢复。同时，存储器设备可以执行平面独立核心(PIC)操作，在该操作中，针对每个存储器阵列瓦片(MAT)独立地执行编程(program)、读取或擦除操作中的任何一个。然而，即使在针对存储器设备的每个MAT执行不同操作的PIC操作期间，也存在以芯片为单位执行锁定的问题，从而导致不必要的数据丢失。

技术实现思路

[0005]示例实施例提供了一种存储器设备，在该存储器设备中，可以通过在针对存储器设备的相应MAT执行不同操作的PIC操作中、针对每个MAT执行锁定来减少不必要的数据丢失。
[0006]根据示例实施例，一种存储器设备包括第一存储器区域，该第一存储器区域包括具有多个第一存储器单元的第一存储器单元阵列。第一外围电路控制第一存储器单元，并且设置在第一存储器单元阵列下方。第二存储器区域包括具有多个第二存储器单元的第二存储器单元阵列。第二外围电路控制第二存储器单元，并且设置在第二存储器单元阵列下方。焊盘区域包括电力布线。第一存储器区域包括确定在第一存储器区域的操作期间是否锁定的第一局部锁定电路。第二存储器区域包括确定在第二存储器区域的操作期间是否与第一存储器区域分离地锁定的第二局部锁定电路。第一存储器区域和第二存储器区域被包括在单个半导体芯片中以共享焊盘区域，并且第一存储器区域和第二存储器区域单独地操作。
[0007]根据示例实施例，一种存储器设备包括存储器单元区域，该存储器单元区域包括多个MAT，每个MAT包括多个存储器单元。外围电路区域被设置在该存储器单元区域下方。焊盘区域被设置在存储器单元区域的侧表面上并且包括电力布线。多个MAT通过基于外部电力施加的操作电压来单独地进行操作。在多个MAT的操作期间，当操作电压低于锁定电压时，外围电路区域单独地停止操作并且执行恢复。存储器单元区域包括具有彼此不同的操作电压和锁定电压的至少两个MAT。
[0008]根据示例实施例，一种存储器设备包括存储器单元区域，该存储器单元区域包括第一金属焊盘。外围电路区域包括第二金属焊盘。焊盘区域设置在存储器单元区域的侧表面上，并且包括向外围电路区域施加外部电力的布线。多个MAT包括在存储器单元区域中，并且各自包括多个存储器单元。锁定电路分别地设置在多个MAT中或在多个MAT下方的外围电路区域中。外围电路区域通过第一金属焊盘和第二金属焊盘垂直地连接到存储器单元区域，并且基于从焊盘区域施加的外部电力向多个MAT施加操作电压。多个MAT通过操作电压单独地操作，而锁定电路单独地确定是否锁定多个MAT。
附图说明
[0009]通过以下结合附图进行的详细描述，将更加清楚地理解本公开的上述和其他方面、特征和优点，在附图中：
[0010]图1A和图1B是示出根据示例实施例的存储器设备的操作的图。
[0011]图2A和图2B是根据示例实施例的存储器设备的示意图。
[0012]图3是根据示例实施例的存储器设备的示意平面图。
[0013]图4是示出根据示例实施例的存储器设备的每个MAT的锁定操作的流程图。
[0014]图5A和图5B是示出根据示例实施例的、根据存储器设备的锁定操作的电压改变的图。
[0015]图6是根据示例实施例的包括在存储器设备中的锁定电路的电路图。
[0016]图7和图8是示出根据示例实施例的存储器设备的锁定操作的图。
[0017]图9是根据示例实施例的存储器设备的示意图。
[0018]图10是根据示例实施例的存储器设备的示意平面图。
[0019]图11是示出根据示例实施例的存储器设备的全局锁定操作的流程图。
[0020]图12和图13是示出根据示例实施例的存储器设备的锁定操作的图。
[0021]图14A至图14D是根据示例实施例的存储器设备的示意平面图。
[0022]图15是用于描述根据示例实施例的存储器设备具有芯片到芯片(C2C)结构的情况的图。
具体实施方式
[0023]在下文中，将参考附图描述示例实施例。
[0024]图1A和图1B是示出根据示例实施例的存储器设备的操作的图。
[0025]最近，由于存储在存储器设备中的数据量的增加，可能需要具有提高的集成度的存储器设备。为了提高存储器设备的集成度并且增加存储容量，可以增加包括在存储器设备中的存储器单元的数量。包括在存储器设备中的存储器单元的集合形成存储器单元阵列，并且随着存储器单元的数量增加，存储器单元阵列的尺寸可能增加。
[0026]参考图1A，通常，一个存储器单元区域可以包括由一次执行一个操作的多个存储器单元组成的存储器单元阵列。作为示例，存储器单元区域可以接收一个控制信号CS，并且执行读取操作、编程操作和擦除操作中的任何一个。执行每个操作花费预定时间。
[0027]另一方面，随着存储器单元阵列的尺寸增加，连接到存储器单元的布线可能加长并且布线的寄生电容可能增加，从而增加了对存储器单元充电和/或放电所需要的时间。换
句话说，可能增加数据读取、编程和擦除操作所需要的时间。
[0028]为了解决上述问题，可以使用将一个存储器单元区域划分为多个存储器单元阵列的方法。例如，划分的存储器单元阵列可以被定义为多个存储器阵列瓦片(MAT)。可以将与MAT中的每个相对应的外围电路设置在多个MAT周围，从而补偿包括未划分的存储器单元阵列的存储器设备的问题。
[0029]参考图1B，半导体芯片可以被划分为四个MAT：MAT1、MAT2、MAT3和MAT4，并且四个MAT MAT1、MAT2、MAT3和MAT4可以布置为2
×
2的形状。然而，这仅是示例，而本专利技术不限于此，并且MAT的数量可以是2、3、5或更多。另外，MAT的布置也可以不同于图1B示出的形状。将在存储器设备具有图1B示出的MAT布置的假设下来描述根据示例实施例的存储器设备。
[0030]在根据示例实施例的存储器设备中，分别地与多个MAT MAT1、MAT2、MAT3和MAT4相对应的外围电路可以独立地操作。作为示例，可以将独立的控制信号CS1、CS2、CS3和CS4分别地输入到多个MAT MAT1、MAT2、MAT3和MAT4。接收控制信号C本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器设备，包括：第一存储器区域，包括具有多个第一存储器单元的第一存储器单元阵列以及控制第一存储器单元并且设置在所述第一存储器单元阵列下方的第一外围电路；第二存储器区域，包括具有多个第二存储器单元的第二存储器单元阵列以及控制第二存储器单元并且设置在所述第二存储器单元阵列下方的第二外围电路；以及包括电力布线的焊盘区域，其中：所述第一存储器区域包括第一局部锁定电路，所述第一局部锁定电路确定在所述第一存储器区域的操作期间是否进行锁定，所述第二存储器区域包括第二局部锁定电路，所述第二局部锁定电路确定在所述第二存储器区域的操作期间是否与所述第一存储器区域分离地进行锁定，所述第一存储器区域和所述第二存储器区域被包括在单个半导体芯片中以共享所述焊盘区域，以及当所述第一存储器区域执行第一操作时，所述第二存储器区域执行第二操作，并且所述第一操作和所述第二操作中的每个是编程操作、读取操作或擦除操作。2.根据权利要求1所述的存储器设备，其中：所述第一局部锁定电路生成第一锁定控制信号，当所述第一锁定控制信号被激活时，所述第一外围电路停止所述第一存储器区域的所述第一操作并且执行所述第一存储器区域的恢复，所述第二局部锁定电路单独地生成第二锁定控制信号，以及当所述第二锁定控制信号被激活时，所述第二外围电路停止所述第二存储器区域的所述第二操作并且执行所述第二存储器区域的恢复。3.根据权利要求2所述的存储器设备，其中：当在所述第一存储器区域的所述第一操作期间，所述第一存储器区域的第一操作电压低于锁定电压时，所述第一局部锁定电路激活所述第一锁定控制信号，以及当在所述第二存储器区域的所述第二操作期间，所述第二存储器区域的第二操作电压低于锁定电压时，所述第二局部锁定电路激活所述第二锁定控制信号。4.根据权利要求3所述的存储器设备，其中，根据在所述第一存储器区域和所述第二存储器区域中执行的操作分别地确定在所述第一存储器区域的所述第一操作期间的锁定电压和在所述第二存储器区域的所述第二操作期间的锁定电压。5.根据权利要求1所述的存储器设备，其中，所述第一存储器区域以第一操作电压操作，并且所述第二存储器区域以与所述第一操作电压不同的第二操作电压操作。6.根据权利要求5所述的存储器设备，其中：依赖于连接接收外部电力的电力焊盘和所述第一存储器区域的第一电力布线的长度来确定所述第一操作电压，依赖于连接所述电力焊盘和所述第二存储器区域的第二电力布线的长度来确定所述第二操作电压，以及所述第一电力布线的长度短于所述第二电力布线的长度。7.根据权利要求1所述的存储器设备，其中，在执行所述第一操作的所述第一存储器区域中发生的电压降落的幅度与在执行所述第二操作的所述第二存储器区域中发生的电压
降落的幅度不同。8.根据权利要求7所述的存储器设备，其中，所述第一局部锁定电路和所述第二局部锁定电路中的每个包括可变电阻器，所述可变电阻器被配置为依赖于所述第一存储器区域和所述第二存储器区域的操作来调整操作电压。9.根据权利要求1所述的存储器设备，其中，所述第一局部锁...

【专利技术属性】
技术研发人员：沈相元，朴相元，任琫淳，崔允熙，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：