具有多厚度缓冲介电层的扩展漏极金属氧化物半导体设备制造技术

本发明专利技术涉及具有多厚度缓冲介电层的扩展漏极金属氧化物半导体设备，提供一种扩展漏极金属氧化物半导体设备的结构和用于形成扩展漏极金属氧化物半导体设备的结构的方法。在基板中形成第一源极/漏极区域和第二源极/漏极区域，并且在所述基板上方形成栅极电极。栅极电极具有侧壁，并且栅极电极横向定位在所述第一源极/漏极区域和所述第二源极/漏极区域之间。形成缓冲介电层，包含具有位于基板和栅极电极之间的第一部分的第一介电层。介电层还具有位于横向位于栅极电极的侧壁与第一源极/漏极区域之间的基板上的第二部分。所述介电层的第一部分具有第一厚度，并且第一介电层的第二部分具有小于第一厚度的第二厚度。部分具有小于第一厚度的第二厚度。部分具有小于第一厚度的第二厚度。

【技术实现步骤摘要】
具有多厚度缓冲介电层的扩展漏极金属氧化物半导体设备


[0001]本专利技术通常涉及半导体设备和集成电路制造，更具体地，涉及扩展漏极金属氧化物半导体设备的结构和形成扩展漏极金属氧化物半导体设备的结构的方法。

技术介绍

[0002]例如，在微波/RF功率放大器中使用的高压集成电路通常需要能够承受更高电压的专用电路技术。扩展漏极金属氧化物半导体(EDMOS)设备，也称为横向扩散金属氧化物半导体(LDMOS)设备，通过结合额外的晶体管特性(例如扩展漏极)来处理此种更高的电压，所述晶体管特性促进更高的电压处理能力。然而，高漏极电压使得扩展漏极金属氧化物半导体设备极易受到热载流子注入引起的损伤。热载流子注入引起的损伤会降低线性漏极电流(linear drain current)。因此，在汽车应用以及其它应用中使用扩展漏极金属氧化物半导体设备的能力可能受到限制。
[0003]需要用于扩展漏极金属氧化物半导体设备的改进结构和形成扩展漏极金属氧化物半导体设备的方法。

技术实现思路

[0004]在一实施例中，提供一种用于扩展漏极金属氧化物半导体设备的结构。所述结构包括基板中的第一源极/漏极区域和第二源极/漏极区域，以及基板上方的栅极电极。所述栅极电极具有侧壁，并且所述栅极电极横向位于所述第一源极/漏极区域和所述第二源极/漏极区域之间。形成缓冲介电层，其包含具有位于所述基板和所述栅极电极之间的第一部分的介电层。所述介电层还具有位于横向位于所述栅极电极的所述侧壁和所述第一源极/漏极区域之间的所述基板上的第二部分。所述介电层的所述第一部分具有第一厚度，并且所述介电层的所述第二部分具有小于所述第一厚度的第二厚度。
[0005]在一实施例中，提供一种形成扩展漏极金属氧化物半导体设备的结构的方法。所述方法包含形成缓冲介电层的介电层于基板上，形成覆盖所述介电层的第一部分的栅极电极于所述基板上方，薄化与所述栅极电极的侧壁相邻的所述介电层的第二部分，以及形成第一源极/漏极区域和第二源极/漏极区域于所述基板中。所述栅极电极横向位于所述第一源极/漏极区域和所述第二源极/漏极区域之间，并且所述第一介电层的所述第二部分位于横向位于所述栅极电极和所述第一源极/漏极区域之间的所述基板上。所述介电层的所述第一部分具有第一厚度，并且所述介电层的所述第二部分具有小于所述第一厚度的第二厚度。
附图说明
[0006]包含在本说明书中并构成本说明书一部分的附图用于说明本专利技术的各种实施例，并连同上述专利技术的一般说明和下面给出的实施例的详细描述一起，用于解释本专利技术的实施例。在附图中，相似的附图标记用于表示不同附图中的类似特征。
[0007]图1为根据本专利技术的各种实施例所示的处于初始制造阶段的结构的横截面图。
[0008]图2至图6为图1之后连续制造阶段的结构的横截面图。
[0009]图7是对数图，显示了包括阶梯状缓冲介电层和缺少缓冲介电层的示例性扩展漏极金属氧化物半导体设备的线性漏极电流随时间退化的改善。
具体实施方式
[0010]参考图1，根据本专利技术实施例，用于扩展漏极金属氧化物半导体设备的结构10包括基板12和设置在基板12中以包围有源区域的沟槽隔离区域14、16。基板12可由单晶半导体材料(例如单晶硅)组成，并且可轻掺杂以具有p型导电性。沟槽隔离区域14、16可以通过使用光刻和蚀刻工艺在基板12中限定浅沟槽、沉积介电材料以填充浅沟槽、以及平坦化和/或凹陷介电材料来形成。包含沟槽隔离区域14、16的介电材料可以是二氧化硅和/或通过化学气相沉积沉积的另一电性绝缘体。
[0011]在基板12的有源区域中形成阱18、20。阱18、20与基板12的顶面11的不同部分相交，并且基板12的一部分位于阱18和阱20之间。阱18由掺杂为具有与阱20的半导体材料的导电类型相反极性的导电类型的半导体材料组成。阱18可以通过例如通过在给定植入条件下的离子植入，将掺杂剂引入基板12中来形成。阱20可以通过例如离子植入将具有相反导电类型的不同掺杂剂引入到基板12中来形成。可形成图案化植入掩模，以定义顶面11上针对每个单独植入而暴露的选定区。植入掩模覆盖顶面11上的不同区，以便至少部分地确定阱18、20的位置和水平尺寸。每个植入掩模可包括材料层，例如有机光刻胶，所述材料层被铺设和图案化以使得顶面11上的各区被覆盖和掩模。各植入掩模具有足以阻止掩模区以防止接收一定剂量的植入离子的厚度和阻止能力。
[0012]可以选择植入条件(例如离子种类、剂量、动能)来调整阱18的电性特性和物理特性。可选择不同一组的植入条件(例如，离子种类、剂量、动能)来调整阱20的电性特性和物理特性。在基板12具有p型导电性的实施例中，阱18可含有掺杂有n型掺杂剂(例如，磷和/或砷)以提供n型导电性的半导体材料，阱20可含有掺杂有p型掺杂剂(例如，硼)以提供p型导电性的半导体材料。
[0013]介电层22可沉积在基板12和浅沟槽隔离区域14,16的顶面11上方，然后通过光刻和蚀刻工艺图案化。在一个实施例中，介电层22可由二氧化硅组成。在一个实施例中，介电层22可由热氧化形成的高温二氧化硅组成。
[0014]蚀刻掩模24可通过光刻工艺形成在位于阱20的一部分上方的位置的介电层22上。蚀刻掩模24可包括通过旋涂工艺铺设的有机光刻胶，所述有机光刻胶经预焙烘、暴露于通过光掩模投射的光中、在暴露后焙烘并用化学显影剂显影以于介电层22上的预定位置处定义形状。
[0015]参考图2，其中类似的附图标记表示图1中的类似特征，在处理方法的后续制造阶段，通过存在蚀刻掩模24的蚀刻工艺蚀刻介电层22。蚀刻工艺可以是反应离子蚀刻工艺，并且在反应离子蚀刻工艺期间保护蚀刻掩模24的形状下方的介电层22的残余部分。蚀刻掩模24在蚀刻工艺结束后被剥离。介电层22的剩余部分位于阱20的一部分上方。
[0016]介电层22具有相对的侧壁或侧面26、28，从一侧面26延伸至相对的侧面28的顶面30，以及相对于顶面30的底面。介电层22的底面与基板12的顶面11接触，在一实施例中，介
电层22的底面可以与基板12的顶面11直接接触。介电层22具有厚度T1。
[0017]参考图3，其中类似的附图标记表示图2中的类似特征，在处理方法的后续制造阶段，在基板12的有源区域上方形成栅极介电层32和栅极电极34。栅极介电层32由诸如二氧化硅之类的介电材料构成，并且栅极电极34由诸如掺杂多晶硅之类的导体构成。栅极电极34和栅极介电层32可以通过沉积层堆栈并使用光刻和蚀刻工艺对层堆栈进行图案化来形成。
[0018]栅极电极34可部分位于基板12的顶面11上方，并且部分位于介电层22上方。具体地，介电层22的部分38被栅极电极34的一部分覆盖，而介电层22的部分40未被栅极电极34覆盖。介电层22的未覆盖部分40位于相邻于栅极电极34的侧壁31，栅极电极34还具有与侧壁31相对的侧壁33。
[0019]参考图4，其中相同的附图标记表示图3中的相同特征，在处理方法的后本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于扩展漏极金属氧化物半导体设备的结构，所述结构包括：基板；第一源极/漏极区域和第二源极/漏极区域，位于所述基板中；栅极电极，位于所述基板上方，所述栅极电极具有侧壁，并且所述栅极电极横向位于所述第一源极/漏极区域和所述第二源极/漏极区域之间；以及缓冲介电层，包含第一介电层，所述第一介电层具有位于所述基板和所述栅极电极之间的第一部分，所述第一介电层具有位于横向位于所述栅极电极的所述侧壁和所述第一源极/漏极区域之间的所述基板上的第二部分，所述第一介电层的所述第一部分具有第一厚度，并且所述第一介电层的所述第二部分具有小于所述第一厚度的第二厚度。2.根据权利要求1所述的结构，其中，所述第一介电层包含侧面和位于横向位于所述第一介电层的所述第二部分和所述侧面之间的所述基板上的第三部分，并且所述第一介电层的所述第二部分具有小于所述第二厚度的第三厚度。3.根据权利要求2所述的结构，还包括：第一双层间隔件，位于所述第一介电层的所述第三部分上。4.根据权利要求3所述的结构，其中，所述第一介电层包含位于横向位于所述第一介电层的所述第三部分和所述侧面之间的所述基板上的第四部分。5.根据权利要求3所述的结构，其中，所述第一双层间隔件包含具有所述第一介电层的所述第三部分上的区段的第二介电层，并且所述缓冲介电层包含所述第二介电层的所述区段。6.根据权利要求5所述的结构，其中，所述第一介电层和所述第二介电层由二氧化硅组成。7.根据权利要求5所述的结构，还包括：第二双层间隔件，位于所述第一介电层的所述第二部分上。8.根据权利要求7所述的结构，其中，所述第二双层间隔件包含具有所述第一介电层的所述第二部分上的区段的第三介电层，并且所述缓冲介电层包含所述第三介电层的所述区段。9.根据权利要求8所述的结构，其中，所述第一介电层、所述第二介电层、以及所述第三介电层由二氧化硅组成。10.根据权利要求1所述的结构，还包括：双层间隔件，位于所述第一介电层的所述第二部分上。11.根据权利要求10所述的结构，其中，所述双层间隔件包含具有所述第一介电层的所述第二部分上的区段的第二介电层，并且所述缓冲介电层包含所述第二介电层的所述区段。12.根据权利要求11所述的结构，其中，所述第一介...

【专利技术属性】
技术研发人员：文峰雄，U，
申请(专利权)人：新加坡商格罗方德半导体私人有限公司，
类型：发明
国别省市：