一种LDMOSFET、制备方法及芯片和电路技术

本发明专利技术实施例提供一种LDMOSFET、制备方法及芯片和电路，为了实现上述目的，本发明专利技术实施例提供一种LDMOSFET，包括：衬底，所述衬底上设有埋层；所述埋层上方设有外延层；所述外延层上方设有高压P型阱和高压N型阱；所述高压N型阱上方依次设有第一N型漂移区、P型体区和第二N型漂移区，其中，所述第一N型漂移区、P型体区和第二N型漂移区中的至少一者的上表面有凸起。该LDMOSFET不仅有效的缩小了器件的尺寸，还大大提升了器件的性能。还大大提升了器件的性能。还大大提升了器件的性能。

【技术实现步骤摘要】
一种LDMOSFET、制备方法及芯片和电路


[0001]本专利技术涉及半导体领域，具体地涉及一种LDMOSFET、制备方法及芯片和电路。

技术介绍

[0002]LDMOSFET器件常常被用于各种应用，例如汽车应用中。现有技术中常常通过降低LDMOSFET器件中的表面电场（RESURF）结构来防止高压施加于漏极造成击穿。但是现有LDMOSFET器件的结构是平面结构，在提高击穿电压与减少LDMOSFET面积，降低成本之间存在矛盾。

技术实现思路

[0003]本专利技术实施例的目的是提供一种LDMOSFET、制备方法及芯片和电路，该LDMOSFET不仅有效的缩小了器件的尺寸，还大大提升了器件的性能。
[0004]为了实现上述目的，本专利技术实施例提供一种LDMOSFET，包括：衬底，所述衬底上设有埋层；所述埋层上方设有外延层；所述外延层上方设有高压P型阱和高压N型阱；所述高压N型阱上方依次设有第一N型漂移区、P型体区和第二N型漂移区，其中，所述第一N型漂移区、P型体区和第二N型漂移区中的至少一者的上表面有凸起。
[0005]可选的，所述第一N型漂移区和第二N型漂移区在同一横向维度彼此分开。
[0006]可选的，所述第一N型漂移区呈反L型立体图形，所述P型体区呈凹型立体图形，所述第二N型漂移区呈L型立体图形，三者边缘处相接，共同组成一个新的凹形立体图形。
[0007]可选的，所述第一N型漂移区的外侧和第二N型漂移区的外侧均设有侧墙；所述侧墙为氧化物，用于隔离。
[0008]可选的，所述高压P型阱设于所述高压N型阱两侧，且所述高压N型阱的深度大于所述高压P型阱。
[0009]可选的，所述高压P型阱与所述高压N型阱相接的上侧设有场氧结构；所述场氧结构为凸起形状，用于隔离。
[0010]可选的，所述第一N型漂移区的深度、P型体区的深度和第二N型漂移区的深度均小于所述高压N型阱的深度。
[0011]可选的，所述第一N型漂移区和第二N型漂移区的最外层设有多晶硅。
[0012]可选的，所述衬底为P型衬底。
[0013]另一方面，本专利技术提供一种LDMOSFET的制备方法，包括：形成衬底，所述衬底上设有埋层；所述埋层上方形成外延层；所述外延层上方形成高压P型阱和高压N型阱；所述高压N型阱上方依次形成第一N型漂移区、P型体区和第二N型漂移区，其中，所述第一N型漂移区、P型体区和第二N型漂移区中的至少一者的上表面有凸起。
[0014]可选的，所述第一N型漂移区的外侧和第二N型漂移区的外侧均形成侧墙；所述侧墙为氧化物，用于隔离。
[0015]可选的，所述高压P型阱形成于所述高压N型阱两侧，且所述高压N型阱的深度大于
所述高压P型阱。
[0016]可选的，所述高压P型阱与所述高压N型阱相接的上侧形成场氧结构；所述场氧结构为凸起形状，用于隔离。
[0017]另一方面，本专利技术还提供一种芯片，该芯片包括上述所述的LDMOSFET。
[0018]另一方面，本专利技术还提供一种电路，该电路包括上述所述的LDMOSFET。
[0019]本专利技术提供的一种LDMOSFET，包括：衬底，所述衬底上设有埋层；所述埋层上方设有外延层；所述外延层上方设有高压P型阱和高压N型阱；所述高压N型阱上方依次设有第一N型漂移区、P型体区和第二N型漂移区，其中，所述第一N型漂移区、P型体区和第二N型漂移区中的至少一者的上表面有凸起。所述LDMOSFET通过对第一N型漂移区、P型体区和第二N型漂移区中至少一者进行三维立体设计，缩小了器件的尺寸，增大了击穿电压，减小了表面电场。
[0020]本专利技术实施例的其它特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
[0021]附图是用来提供对本专利技术实施例的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本专利技术实施例，但并不构成对本专利技术实施例的限制。在附图中：图1
‑
图2是本专利技术的LDMOSFET的制备方法示意图。
[0022]附图标记说明100
‑
衬底；101
‑
埋层；102
‑
外延层；103
‑
高压N型阱；104
‑
第一N型漂移区；105
‑
P型体区；106
‑
第二N型漂移区；201
‑
高压P型阱；202
‑
多晶硅；203
‑
侧墙；204
‑
场氧结构。
具体实施方式
[0023]以下结合附图对本专利技术实施例的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本专利技术实施例，并不用于限制本专利技术实施例。
[0024]本专利技术提供了一种LDMOSFET，如图2所示，所述LDMOSFET包括：衬底100，所述衬底100优选为P型衬底。所述衬底100上设有埋层101；所述埋层101上方设有外延层102；所述外延层102上方设有高压P型阱201和高压N型阱103；所述高压N型阱103上方依次设有第一N型漂移区104、P型体区105和第二N型漂移区106，其中，所述第一N型漂移区104、P型体区105和第二N型漂移区106中的至少一者的上表面有凸起，如图2所示，所述第一N型漂移区104呈反
L型立体图形，所述P型体区105呈凹型立体图形，所述第二N型漂移区106呈L型立体图形，三者边缘处相接，共同组成一个新的凹形立体图形，所述第一N型漂移区和第二N型漂移区在同一横向维度彼此分开。
[0025]所述第一N型漂移区104的外侧和第二N型漂移区106的外侧均设有侧墙203，所述侧墙203优选氧化物，具有隔离的作用，有效的减少了器件表面电场。
[0026]所述高压P型阱201设于所述高压N型阱103两侧，且所述高压N型阱103的深度大于所述高压P型阱201。所述高压P型阱201与所述高压N型阱103相接的上侧设有场氧结构204；所述场氧结构204为凸起形状，用于隔离。
[0027]所述第一N型漂移区104的深度、P型体区105的深度和第二N型漂移区106的深度均小于所述高压N型阱103的深度，这些漂移区都是在高压N型阱上制作，N型漂移区与P型漂移区可以不同深度所述第一N型漂移区104和第二N型漂移区106的最外层设有多晶硅202。
[0028]本专利技术还提供一种LDMOSFET的制备方法，包括：形成衬底100，所述衬底100上设有埋层101；所述埋层101上方形成外延层102；所述外延层102上方形成高压P型阱201和高压N型阱103；所述高压N型阱103上方依次形成第一N型漂移区104、P型体区105和第二N型漂移区106，其中，所述第一N型漂移区104、P型体区105和第二N型漂移区106中的至少一者的上表面有凸起。所述第一N型漂移区104的外侧和第二N型漂移区106的外侧均形成侧墙；所述侧墙为氧化本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种LDMOSFET，其特征在于，包括：衬底，所述衬底上设有埋层；所述埋层上方设有外延层；所述外延层上方设有高压P型阱和高压N型阱；所述高压N型阱上方依次设有第一N型漂移区、P型体区和第二N型漂移区，其中，所述第一N型漂移区、P型体区和第二N型漂移区中的至少一者的上表面有凸起。2.根据权利要求1所述的LDMOSFET，其特征在于，所述第一N型漂移区和第二N型漂移区在同一横向维度彼此分开。3.根据权利要求1所述的LDMOSFET，其特征在于，所述第一N型漂移区呈反L型立体图形，所述P型体区呈凹型立体图形，所述第二N型漂移区呈L型立体图形，三者边缘处相接，共同组成一个新的凹形立体图形。4.根据权利要求1所述的LDMOSFET，其特征在于，所述第一N型漂移区的外侧和第二N型漂移区的外侧均设有侧墙；所述侧墙为氧化物，用于隔离。5.根据权利要求1所述的LDMOSFET，其特征在于，所述高压P型阱设于所述高压N型阱两侧，且所述高压N型阱的深度大于所述高压P型阱。6.根据权利要求1或5所述的LDMOSFET，其特征在于，所述高压P型阱与所述高压N型阱相接的上侧设有场氧结构；所述场氧结构为凸起形状，用于隔离。7.根据权利要求1所述的LDMOSFET，其特征在于，所述第一N型漂移区的深度、P型体区的深度和第二N型漂移区的深度均小于所述高压N型阱...

【专利技术属性】
技术研发人员：余山，赵东艳，王于波，陈燕宁，付振，刘芳，王凯，吴波，邓永峰，刘倩倩，郁文，
申请(专利权)人：北京智芯微电子科技有限公司，
类型：发明
国别省市：