一种具有抗单粒子烧毁能力的功率器件制造技术

本发明专利技术公开一种具有抗单粒子烧毁能力的功率器件，包括衬底，在所述衬底下方设置有漏极，所述衬底上方设置有硅外延层，所述硅外延层上方设置有Si1‑

【技术实现步骤摘要】
一种具有抗单粒子烧毁能力的功率器件


[0001]本专利技术涉及功率半导体器件领域，特别是涉及一种具有抗单粒子烧毁能力的功率器件。

技术介绍

[0002]功率MOSFET器件是一种可以广泛使用在模拟电路与数字电路的场效晶体管，在航空、航天等领域的电子学系统中，用作备用电源的功率开关、DC
‑
DC电压变换器、信号发射机等多个部位。而功率MOSFET则指处于功率输出级的MOSFET器件，通常工作电流大于1A。由于功率MOSFET可以从工艺技术上有效地降低器件的特征导通电阻(Ron)，并且能处理较大的导通电流，因此，目前功率MOSFET再低压MOSFET产品市场中被广泛接受。
[0003]但是功率MOSFET器件对单粒子效应却存在固有的薄弱性，单个高能粒子入射到功率MOSFET器件内部会引发单粒子烧毁(Single Event Burnout，SEB)效应，一旦发生会导致器件永久失效，影响整个电子学系统的正常工作。并且单粒子烧毁(Single Event Burnout，SEB)是众所周知的突发故障机制，其是由于穿过功率MOSFET的单个重离子而引发。单粒子烧毁的出现归因于器件固有的寄生晶体管，寄生晶体管由n+源区、p
‑
体区和n
‑
外延层组成。如果此寄生晶体管导通，则在施加的大漏极电压的影响下，会发生足够的载流子倍增，导致电流过大，从而引起器件的热破坏。
[0004]由于功率MOSFET在太空中的广泛应用，研究SEB的加固技术是很有价值的。因此有必要对传统MOSFET进一步研究，改进结构，以提高器件的抗单粒子烧毁性能。

技术实现思路

[0005]本专利技术的目的是提供一种具有抗单粒子烧毁能力的功率器件，以解决上述现有技术存在的问题，改善器件的抗单粒子烧毁效应，优化器件的整体性能。
[0006]为实现上述目的，本专利技术提供了如下方案：本专利技术提供一种具有抗单粒子烧毁能力的功率器件，包括衬底，在所述衬底下方设置有漏极，所述衬底上方设置有硅外延层，所述硅外延层上方设置有Si1‑
x
Ge
x
源极层和绝缘栅层，所述Si1‑
x
Ge
x
源极层和所述绝缘栅层左右相接，所述Si1‑
x
Ge
x
源极层上方设置有金属源极。
[0007]可选地，所述硅外延层自下到上依次包括N型缓冲区、N型漂移区和p
‑
Si体区，所述N型缓冲区下方与所述衬底相接，所述p
‑
Si体区上方与所述Si1‑
x
Ge
x
源极层相接。
[0008]可选地，所述Si1‑
x
Ge
x
源极层包括p
+
Si1‑
x
Ge
x
源区和n
+
Si1‑
x
Ge
x
源区，所述p
+
Si1‑
x
Ge
x
源区右方与所述n
+
Si1‑
x
Ge
x
源区相接。
[0009]可选地，所述p
+
Si1‑
x
Ge
x
源区的掺杂浓度、源极扩散深度能够进行调整。
[0010]可选地，所述n
+
Si1‑
x
Ge
x
源区的掺杂浓度、源极扩散深度能够进行调整。
[0011]可选地，所述绝缘栅层包括多晶硅栅极，所述多晶硅栅极的表面设置有栅氧化层。
[0012]可选地，所述衬底为硅层。
[0013]可选地，所述p
+
Si1‑
x
Ge
x
源区的掺杂浓度的调整范围为1
×
10
17
cm
‑3‑1×
10
20
cm
‑3，所
述p
+
Si1‑
x
Ge
x
源区源极扩散深度的范围为0.1um
‑
0.5um。
[0014]可选地，所述n
+
Si1‑
x
Ge
x
源区的掺杂浓度的调整范围为1
×
10
17
cm
‑3‑1×
10
20
cm
‑3，所述n
+
Si1‑
x
Ge
x
源区源极扩散深度的范围为0.1um
‑
0.5um。
[0015]本专利技术公开了以下技术效果：
[0016]本专利技术的具有抗单粒子烧毁能力的功率器件，硅和Si1‑
x
Ge
x
这两种材料带隙之间的差异，造成了传导和价带不连续。导带和价带之间的带隙分布对这些异质器件的电荷输运有很大的影响。利用从n+Si1‑
x
Ge
x
源到p
‑
Si体区域形成异质结能够降低电子发射器的注入效率，从而降低寄生BJT的电流增益，提高SEB阈值电压。
附图说明
[0017]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0018]图1为本专利技术实施例中具有抗单粒子烧毁能力的功率器件结构示意图；
[0019]图2为现有技术中传统UMOSFET功率器件结构示意图；
[0020]图3为本专利技术实施例中具有抗单粒子烧毁能力的功率器件与传统UMOSFET器件输出特性曲线I
D
‑
V
D
关系图；
[0021]图4为两器件漏极瞬态电流随时间变化关系图。
[0022]其中，具有抗单粒子烧毁能力的功率器件中：1为漏极、2为衬底、3为多层缓冲层、4为漂移区、5为p
‑
Si体区、6为p
+
Si1‑
x
Ge
x
源区、7为源极、8为n
+
Si1‑
x
Ge
x
源区、9为多晶硅栅极、10为栅氧化层；
[0023]传统UMOSFET功率器件中：10为漏极、20为衬底、30为多层缓冲层、40为漂移区、50为p
‑
Si体区、60为P+Si源区、70为源极、80为N+Si源区、90为多晶硅栅极、100为栅氧化层。
具体实施方式
[0024]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种具有抗单粒子烧毁能力的功率器件，其特征在于，包括衬底，在所述衬底下方设置有漏极，所述衬底上方设置有硅外延层，所述硅外延层上方设置有Si1‑
x
Ge
x
源极层和绝缘栅层，所述Si1‑
x
Ge
x
源极层和所述绝缘栅层左右相接，所述Si1‑
x
Ge
x
源极层上方设置有金属源极。2.根据权利要求1所述的具有抗单粒子烧毁能力的功率器件，其特征在于，所述硅外延层自下到上依次包括N型缓冲区、N型漂移区和p
‑
Si体区，所述N型缓冲区下方与所述衬底相接，所述p
‑
Si体区上方与所述Si1‑
x
Gex源极层相接。3.根据权利要求1所述的具有抗单粒子烧毁能力的功率器件，其特征在于，所述Si1‑
x
Gex源极层包括p
+
Si1‑
x
Ge
x
源区和n
+
Si1‑
x
Ge
x
源区，所述p
+
Si1‑
x
Ge
x
源区右方与所述n
+
Si1‑
x
Ge
x
源区相接。4.根据权利要求1或3所述的具有抗单粒子烧毁能力的功率器件，其特征在于，所述p
+
Si1‑
x
Ge
x
源区的掺杂浓度、源极扩散深度能够进行调整。5.根...

【专利技术属性】
技术研发人员：王颖，黄昊，李兴冀，杨剑群，包梦恬，曹菲，
申请(专利权)人：大连海事大学，
类型：发明
国别省市：