【技术实现步骤摘要】
半导体装置
[0001]相关申请的引用
[0002]本申请案基于2020年08月28日提出申请的日本专利申请案第2020
‑
144745号的优先权而主张优先权利益，通过引用将其全部内容并入本文中。
[0003]本专利技术的实施方式涉及一种半导体装置。
技术介绍
[0004]有一种方法，是在以往由NAND(Not
‑
AND：与非)闪速存储芯片积层而成的封装中，考虑电特性方面，通过使信号与电源的布线并行来减少电感，使动作稳定。为了使动作更稳定而强化电源。
技术实现思路
[0005]本专利技术的实施方式提供一种电特性得到提升的半导体装置。
[0006]实施方式的半导体装置具有：衬底，具有第1端子；第1半导体存储芯片，设置在衬底上，具有第1焊垫；第2半导体存储芯片，设置在第1半导体元件上，具有第2焊垫；第1键合线，连接第1端子与第1焊垫；及第2键合线，从第1端子上与第1键合线不同的坐标位置处连接第1端子与第1焊垫或第2焊垫。
[0007]根据所述构成...
【技术保护点】
【技术特征摘要】
1.一种半导体装置，具备：衬底，设置有第1端子；第1半导体芯片，设置在所述衬底上，具有第1焊垫；第2半导体芯片，设置在所述第1半导体芯片上，具有第2焊垫；第1键合线，连接所述第1端子与所述第1焊垫；第2键合线，连接所述第1焊垫与所述第2焊垫；及第3键合线，连接所述衬底与所述第1焊垫或第2焊垫。2.根据权利要求1所述的半导体装置，其中所述第3键合线的一端部连接于所述第1端子。3.根据权利要求1所述的半导体装置，其中所述第1焊垫与所述第1半导体芯片的第1布线连接，所述第2焊垫与所述第2半导体芯片的第2布线连接，所述第1布线及第2布线两者都是电源布线或接地布线中的任一种。4.根据权利要求1至3中任一项所述的半导体装置，其中所述衬底设置有第2端子及第3端子，所述第3端子设置在所述第1端子与所述第2端子之间，所述第1半导体芯片设置有第3焊垫及第4焊垫，所述第4焊垫设置在所述第1焊垫与所述第3焊垫之间，所述半导体装置还具有第4键合线及第5键合线，所述第4键合线连接所述第2端子与所述第3焊垫，所述第5键合线连接所述第3端子与所述第4焊垫，所述第1焊垫与所述第1半导体芯片的第1布线连接，所述第2焊垫与所述第2半导体芯片的第2布线连接，所述第3焊垫与所述第1半导体芯片的第3布线连接，所述第4焊垫与所述第1半导体芯片的第4布线连接，所述第1布线及所述第2布线、与所述第3布线中的一者是电源布线，另一者是接地布线，所述第4布线是信号布线。5.根据权利要求1至3中任一项所述的半导体装置，其中所述衬底设置有所述第2端子及第3端子，所述第3端子设置在所述...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。