一种更均匀导通的电容耦合静电放电防护器件制造技术

本实用新型专利技术涉及集成电路制造工艺技术领域，且特别涉及一种更均匀导通的电容耦合静电放电防护器件。本实用新型专利技术的一种更均匀导通的电容耦合静电放电防护器件多支多晶硅手指，通过接触孔与该多支多晶硅手指的公共端相连接的第一金属层，位于该第一金属层之上的多组金属层组，将该第一金属层及该多组金属层组相邻两层金属层电连接的通孔在基本上垂直于多支多晶硅手指的方向上交错地布置。通过交错式的通孔连接方式，可以增加栅极的寄生电阻，不但可以使得大尺寸ＧＣＭＯＳ更均匀的导通，提高其ＥＳＤ防护能力，而且不会额外的增加版图布局面积。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及集成电路制造工艺
，且特别涉及一种更均匀 导通的电容耦合静电放电防护器件。
技术介绍
在现代的互补金属氧化物半导体(CMOS)集成电路(IC)设计中， 静电放电(electrostatic discharge, ESD)防护电路受到越来越多的设计者 重视。其中常用的ESD防护器件有二极管(Diode)、双极结晶体管(Bipolar Junction Transistor, BJT)、栅极接地金属氧化物半导体场效应晶体管 (Ground Gate MOSFET， GGMOSFET)、栅极耦合金属氧化物半导体场 效应晶体管(Gate Coupled MOSFET ， GCMOSFET)等等。随着半导体 工艺制程的日益先进，元件的ESD防护能力下降，使得CMOSIC更容易被 ESD事件损坏而失效。为提升CMOS IC的ESD防护能力，在输入/输出焊 接区(PAD)的ESD防护用元件或输出级电晶体元件都会被做得较大，以 期利用大尺寸的元件设计来提升ESD防护能力。大尺寸的元件在版图布局 上经常画成手指状(finger-type)，例如一个NMOSFET元件其长宽比 W/L=320/0.44，则会在布局上画成16支手指(finger)，彼此互相并联在 一起。但是，在ESD放电发生时，这16支手指并不一定会同时导通，常见 到只有3 4支手指会先导通，这是因布局上无法使每支手指的相对位置及 拉线方向完全相同所致。这3 4支手指一导通，ESD电流便集中流向这3 4 支的手指，而其他的手指仍是保持关闭的，所以其ESD防护能力等效于只 有3 4支手指(约80/0.44)的防护能力，而非16支手指的防护能力。这也就 是为何元件尺寸己经做得很大，但ESD防护能力并未如预期般地上升的主 要原因。在常用的ESD防护器件中，GCMOSFET利用电容的耦合作用使其能够 较其它ESD防护器件更均匀的导通，从而提高大尺寸器件的ESD防护能力。 图1为GCNMOS的ESD防护电路示意图(除此之外还有GCPMOS的ESD防 护电路等，与GCNMOS相似)，其中PAD可以代表输入、输出或者VDD 电压源，当PAD上出现大的正向电压时，通过电容C的耦合作用使得NMOS 的栅极出现正的电压值，从而使得大尺寸的NMOS元件能够更均匀的导 通。以手指数为8的NMOS为例，其传统的版图设计如图2所示，其等效于 8个小尺寸的NMOS并联，多晶硅手指(poly finger)的代码分别为l， 2， 3， 4， 5， 6， 7， 8，由于8支多晶硅手指的相对位置以及连线方式存在差 异，使得每支多晶硅手指引入的寄生电阻值不同，其单支手指的等效电路 图如图3所示，引入的寄生电阻为r。这样电容的耦合电压值在不同的多晶 硅手指上存在差异，导致部分NMOS提前开启，进而导通ESD电流，造成 整个GCNMOS被ESD大电流损坏。
技术实现思路
本技术为克服上述现有技术的缺陷，改善大尺寸GCMOS不均匀 导通的情况，提供一种更均匀导通的电容耦合静电放电防护器件。本技术的一种更均匀导通的电容耦合静电放电防护器件，包括多 支多晶硅手指，通过接触孔(Contact)与该多支多晶硅手指的公共端相连 接的第一金属层，位于该第一金属层之上的多组金属层组，将该第一金属 层及该多组金属层组相邻两层金属层电连接的通孔(MVIA)在基本上垂 直于多支多晶硅手指的方向上交错地布置。作为优选，上述每一组金属层组可以由2-6层金属层构成，各组金属 层组之间电绝缘。作为优选，上述多组金属层组的组数可以为2-8，各组金属层组在结 构可以实质上相同或不同。作为优选，上述第一金属层和各组金属层组的第一层可以通过位于该第一层中间位置的通孔(MVIA1)电连接，各组金属层组的第一层和第二 层可以通过位于第二层两侧位置的通孔(MVIA2)电连接。作为优选，上述第一金属层和各组金属层组的第一层可以通过位于该 第一层两侧位置的通孔(MVIA1)电连接，各组金属层组的第一层和第二 层可以通过位于第二层中间位置的通孔(MVIA2)电连接。作为优选，上述电连接第一金属层和各组金属层组的第一层的通孔 (MVIA1)可以为2-8个，上述电连接各组金属层组的第一层和第二层的 通孔(MVIA2)可以为2-8个。通过交错式的MVIA连接方式，可以增加栅极的寄生电阻，不但可以 使得大尺寸GCMOS更均匀的导通，提高其ESD防护能力，而且不会额外 的增加版图布局面积。本技术不但适用于GCNMOSFET，同样适用于GCPMOSFET和具 有类似ESD导电原理的ESD保护器件或电路，例如频率触发(frequency trigger) ESD保护电路等。附图说明图l为常规的GCNMOS的ESD防护电路的示意图2为传统的手指数为8的大尺寸的GCNMOS元件版图设计示意图3为图2中单支手指的等效电路图4为根据本技术的一个实施例的一种更均匀导通的电容耦合静 电放电防护器件的结构示意图5为图4的俯视示意图6为图5中沿A-A线的剖视示意图7-9与图4-6相似，为根据本技术的另一实施例的一种更均匀导 通的电容耦合静电放电防护器件的示意图。具体实施方式以下结合附图，对本技术的具体实施方式作进一步的详细说明。 对于所属
的技术人员而言，从对本技术的详细说明中，本实 用新型的上述和其他目的、特征和优点将显而易见。以深亚微米CMOS制程中多晶硅栅极手指(poly gate finger)数为8的 GCNMOSFET为例，在传统的版图布局方式中，由于每支多晶硅手指的相 对位置以及连线方式存在差异，在ESD情况下，导致每支多晶硅手指上耦 合的电压值可能各不相同，使得部分多晶硅手指先导通而被ESD大电流损 坏，从而造成ESD防护失效。参照图4至图6，其为根据本技术的一个实施例的一种更均匀导通 的电容耦合静电放电防护器件的示意图。如图所示，将标记为1至8的8支 多晶硅手指分为两组，分别为第一组9-l包括多晶硅手指1、 2、 3、 4，第 二组9-2包括多晶硅手指5、 6、 7、 8，两组多晶硅手指所处的环境完全相 同。在一浅沟道绝缘层ll上，是多晶硅层12，本技术的一种更均匀导 通的电容耦合静电放电防护器件包括多支多晶硅手指l-8，该多支多晶硅 手指1-8的公共端通过多个接触孔30与第一金属层10电连接，在该第一金 属层10上有2组金属层组，其中第一金属层组包括第一层l-l和第二层l-2， 第二金属层组包括第一层2-l和第二层2-2。多个接触孔30基本上均匀地分 布。以第一金属层组的连接方式为例，第一金属层组的第一层l-l通过位 于该第一层1-1中间位置的2个通孔(MVIA1) 4-l与第一金属层10电连接， 第一金属层组的第二层l-2通过位于该第二层l-2两侧位置的两个通孔 (MVIA2) 4-2与第一层l-l电连接，如此，实现通孔的交错式布置。在现 有的电路中，MOS例如可能的通过第一金属层10连接出去；而在本实施 例中，通过第一金属层组的第二层(最高层)l-2和第二金属层组的第二 层(最高层)2-2连接出去。图中示意性的标出了多晶硅栅极5-l和5-2， N+ 扩散区6-l和6-2， P本文档来自技高网...

【技术保护点】
一种更均匀导通的电容耦合静电放电防护器件，其特征在于包括多支多晶硅手指，通过接触孔与该多支多晶硅手指的公共端相连接的第一金属层，位于该第一金属层之上的多组金属层组，将该第一金属层及该多组金属层组相邻两层金属层电连接的通孔在基本上垂直于多支多晶硅手指的方向上交错地布置。

【技术特征摘要】

【专利技术属性】
技术研发人员：石俊，王政烈，
申请(专利权)人：和舰科技苏州有限公司，
类型：实用新型
国别省市：32[中国|江苏]