贴合绝缘体基外延硅基片及其制造方法与半导体装置制造方法及图纸

一种贴合绝缘体基外延硅基片，它由形成器件的绝缘体基外延硅层和支持该绝缘体基外延硅层的支持基片用晶片隔着绝缘层贴合而成，其中：所述绝缘层含有空腔。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及贴合SOI(Silicon On Insulator绝缘体基外延硅)基片及其制造方法与使用该基片的半导体装置，更详细地说，涉及在将活性层用晶片和支持基片用晶片隔着绝缘层贴合后，使活性层用晶片的厚度减小作为SOI层的技术。
技术介绍
随着在硅基片上构成的LSI的高集成化、多功能化的要求越来越迫切，各元件之间的分离成为了重要的问题。传统的LSI是厚度为500～800μm的硅晶片，在其表层(从表面十几μm的部分)集成电子电路元件。为解决这样的元件之间的分离问题，就有采用SOI基片。在SOI基片中，形成器件的SOI层和支持该SOI层的支持基片用晶片之间隔着几μm厚度的埋置硅氧化膜。在该SOI基片中，容易实现包含由三维结构产生的多功能化的器件的高集成化，能够降低软错误并保证高可靠性，从而也能够抑制耗电。以前，作为SOI基片，例如在日本的特开2001-144276号公报中公开了一种“半导体基片”。该半导体基片在一张硅基片的表面上二维地排列多个沟道(沟)后，通过热处理，使硅原子在基片的表层发生迁移，将各沟道的开口部内壁连结作为器件形成区域(SOI层)，同时将各沟道的内部连通来形成平板状的空腔(绝缘层)。但是，依据传统的半导体基片和其制造方法，在制造时很难管理在半导体基片的表面形成的沟道尺寸或用以通过硅原子的迁移形成平板状空腔的热处理条件等。结果，很难按照预先设计来制造出SOI结构。因此，专利技术者专心研究的结果，着眼于贴合SOI基片进行改进。即，在贴合SOI基片的制造时，在活性层用晶片的表面和/或支持基片用晶片的表面形成凹部，以两表面作为贴合面将活性层用晶片和支持基片用晶片贴合，结果能够制造出内部具有大概按照预先设计的空腔的贴合SOI基片，从而完成了本专利技术。本专利技术的目的在于提供一种能够以尺寸精度高的空腔作为绝缘层埋置的贴合SOI基片和其制造方法。另外，本专利技术的另一目的在于提供一种容易在同一个芯片上混装MOS元件和双极元件的贴合SOI基片和其制造方法。专利技术公开第一专利技术是在形成器件的SOI层和支持该SOI层的支持基片用晶片之间隔着绝缘层贴合的贴合SOI基片中，所述绝缘层是含有空腔的贴合SOI基片。SOI层用晶片可采用各种晶片作为支持基片用晶片，例如单结晶硅晶片、镓/砷晶片等。本专利技术并不限定形成于SOI层上的器件的种类。例如，可以是MOS型元件、双极元件以及各种二极管、各种晶体管等，也可以是存储器、处理器以及各种数字电路、各种模拟电路等。本专利技术并不限定SOI层的厚度。例如厚膜的SOI层为20～50μm厚。另外，薄膜的SOI层为0.01～20μm厚。空腔可以在SOI层平面内的几乎整个区域上形成。或者，也可以在该平面内部分地形成。该空腔的形状可以是例如平面上的圆形、椭圆形、三角形或四边形以上的多边形。空腔的高度(基片厚度方向的长度)为0.01～50μm，最好是0.01～5μm。依据有关第一专利技术的贴合SOI基片，能够容易得到具有空腔的SOI基片作为绝缘层。因此，增强了空腔的形状、配置等方面的自由度。另外，容易设计期望的器件、电路等。例如，能够容易制造出混装了MOS型元件和双极元件的半导体装置。第二专利技术是在第一专利技术中所述空腔在所述贴合SOI基片的平面内多个位置上形成的贴合SOI基片。空腔可与期望的器件、电路等对应地形成。第三专利技术是在第一专利技术或第二专利技术中所述绝缘层含有多个不同高度的空腔的贴合SOI基片。该绝缘膜可以在SOI层的贴合面形成，也可以在支持基片用晶片的贴合面上形成。另外，也可以在SOI层和支持基片用晶片的两方的贴合面上形成。形成绝缘膜并不局限于SOI层和/或支持基片用晶片的贴合面。例如，也可以在SOI层和/或支持基片用晶片的整个面上形成。第四专利技术是在第一专利技术中所述SOI层在平面内厚度不同的贴合SOI基片。在厚度不同的区域，可分别形成适合的元件。第五专利技术是贴合SOI基片的制造方法，其中包括在活性层用晶片的表面和/或支持基片用晶片的表面形成凹部的凹部形成工序；通过以形成了该凹部的表面作为贴合面将活性层用晶片和支持基片用晶片贴合而形成空腔的贴合工序；以及在该贴合晶片中，减小所述活性层用晶片的厚度来形成SOI层的减厚工序。凹部可以在活性层用晶片的表面形成。另外，也可以在支持基片用晶片的表面形成。另外，也可以在活性层用晶片的表面和支持基片用晶片的表面上都形成。形成凹部可采用各种方法，例如采用光刻法等。凹部的深度、宽度、形状也可任意设定。例如，可以在形成凹部的晶片表面上，配置具有与凹部相同形状的图案孔的图案化掩模，经由该图案孔，通过预定的刻蚀法在晶片表面刻蚀凹部。本专利技术并不限定刻蚀法。例如，可以采用使用混合了氢氟酸和硝酸的混合酸的酸性刻蚀，使用NaOH或KOH等的碱性刻蚀。除此以外，还可以采用各种干刻蚀。另外，通过刻蚀以外的方法也可以形成该凹部。也就是说，例如通过各种薄膜形成法，使凹部以外的晶片表面部分隆起来相对地形成凹部的方法。具体地说是如下方法通过光刻法，在形成凹部的晶片表面上形成具有除该凹部的形成区域部分的图案孔的掩模。然后，经由该图案孔，通过预定的薄膜形成法在晶片表面形成预定的薄膜。接着，除去掩模在晶片表面上形成设定尺寸的凹部。作为薄膜形成法，例如有溅射法、真空蒸镀法、CVD(化学汽相淀积)法、外延生长法等。活性层用晶片和支持基片用晶片之间的贴合，例如通过在常温下重叠两晶片之后，实施贴合热处理来进行。该贴合热处理的加热温度为800℃以上，例如为1100℃。贴合热处理的时间为例如两小时。所使用的热氧化炉内的气氛气体采用氧等。作为活性层用晶片的减厚方法，例如从热氧化后表面侧向活性层用晶片注入氢离子等轻元素，然后，将活性层用晶片和支持基片用晶片贴合并实施热处理。此时，可以采用从注入了氢离子的部分剥离活性层用晶片的不必要部分的灵活切割(smart-cut)法。除此以外，可采用例如表面磨削、表面研磨的减厚法。作为其它减厚法也可以采用刻蚀阻止法等。也就是说，在对贴合晶片的活性层用晶片侧进行表面磨削后，对该表面磨削面进行表面研磨后用作SOI层的方法。在活性层用晶片的表面磨削时，例如使用表面磨削磨刀石。作为表面研磨，例如采用由研磨装置进行的研磨。也就是说，在研磨头安装经表面磨削的贴合晶片，然后一边供给研磨液中包含浮悬磨粒的研磨剂(料浆)，一边将活性层用晶片的磨削面按压在粘贴于研磨底盘上的研磨布进行研磨。也可以只用表面研磨来使活性层用晶片的厚度减小。此时需要调整活性层用晶片的研磨条件。作为研磨装置，可以是单片式研磨装置、分批式研磨装置。另外，也可以是涂蜡型单面研磨装置、非涂蜡型装置。作为研磨布，例如可以采用在聚酯毛毡浸渍聚氨酯的多孔性无纺布型、将发泡后的聚氨酯块切片后的发泡性聚氨酯型、此外在聚酯毛毡浸渍聚氨酯的基材表面上层叠发泡聚氨酯，并除去该聚氨酯的表层部分在发泡层形成开口部的绒面型等。有关第五专利技术的贴合SOI基片的制造方法中，首先在活性层用晶片的表面和/或支持基片用晶片的贴合面上形成凹部，然后进行贴合。由此，能够埋置并形成尺寸精度高的空腔作为绝缘层。另外，可在基片平面内的多个位置同时形成空腔，并容易任意设定由这些空腔构成的SOI层的厚度。从而，能够容易制造出例如在同一个芯片上混装MOS型元件和双极元件的半导体装本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】

【专利技术属性】
技术研发人员：足立尚志，中前正彦，
申请(专利权)人：三菱住友硅晶株式会社，
类型：发明
国别省市：