半导体器件及其制造方法技术

本发明专利技术涉及一种半导体器件及其制造方法，其中每个沟道区（２ｂ）和（３ｂ）从其顶面到沿ｘ方向的两个侧面经由栅极绝缘膜（５）被栅电极（６）并被侧壁间隔层（９）覆盖。换句话说，在每个沟道区（２ｂ）和（３ｂ）沿ｘ方向的两个侧面上没有ＳＴＩ元件隔离结构（４）的绝缘材料（处于非接触状态），由此，防止ＳＴＩ元件隔离结构（４）对每个沟道区（２ｂ）和（３ｂ）施加ｚ方向的应力。

【技术实现步骤摘要】

本专利技术涉及一种具有通过STI(浅槽隔离)方法形成的元件隔离结构的。
技术介绍
通常，作为元件隔离结构，已经使用有通过STI方法形成的元件隔离结构(下文简称为STI元件隔离结构)，其中，通过将绝缘材料嵌入到元件隔离区内形成的沟槽中来确保有源区内的绝缘。由于这种STI元件隔离结构能够确保元件隔离，而不会像通过所谓的LOCOS方法形成的场氧化膜等那样从衬底表面突出，所以期望STI元件隔离结构能有助于近年来对半导体器件微型化的需求。(专利文献1)日本特开平No.2000-22141；(专利文献2)日本特开平No.2004-55640；(非专利文献1)Y.Kumagai等人，“由于0.13μm节点的MOSFET中的应力引起的漏电流改变的计算(Evaluation of change in drain current due tostrain in 0.13-μm-node MOSFETs)”，SSDM，第14-15页，2003。但是，由于从STI元件隔离结构施加到有源区上的应力，使得STI元件隔离结构的使用会收到导通电流下降的损害。因此，人们提出了以下技术，作为减弱施加到有源区的应力的本文档来自技高网...

【技术保护点】
一种半导体器件，包括：元件隔离结构，该结构是通过在半导体衬底的元件隔离区内形成的沟槽中嵌入绝缘材料形成的；有源区，其通过所述元件隔离结构而被限定在该半导体衬底中；栅电极，其经由栅极绝缘膜图案化形成在所述有源区；以及　 　晶体管结构，其具有在所述栅电极两侧的所述有源区内形成的一对杂质扩散层，其中，所述元件隔离结构至少与沿沟道区的栅极长度方向的两个侧面处于非接触的状态，所述沟道区构成形成于所述有源区内的所述杂质扩散层之间的基本电流通过区。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：田边亮，
申请(专利权)人：富士通微电子株式会社，
类型：发明
国别省市：JP[日本]