存储元件制造技术

提供了一种其构造能够容易以高密度制造的存储元件。该存储元件包括两个电极（１、４）之间的记录层（２、３），且向两个电极（１、４）施加不同极性的电势，从而由电阻变化元件（１０）构造存储单元，用于可逆地改变记录层（２、３）的电阻值。在多个相邻的存储单元中，至少一部分构成电阻变化元件（１０）的记录层的层（２、３）是由相同层共同形成的。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种存储元件，其中通过使用电阻变化元件构造存储单元，在电阻变化元件中利用向两个电极施加不同极性的电势可逆地改变记录膜的电阻值。
技术介绍
在诸如计算机的信息设备中，广泛地使用能够高速工作的高密度DRAM作为随机存取存储器。然而，与电子设备和信号处理中使用的通用逻辑电路LSI相比，DRAM的制造工艺复杂，因此其制造成本高昂。此外，DRAM是一种易失性存储器，在断电时其信息丢失。因此，应当频繁进行刷新操作，即，应当读出已写入信息(数据)、重新放大并应当重新写入信息。因此，提出了FeRAM(铁电物质存储器)、MRAN(磁存储元件)等作为非易失性存储器，即使在断电时也能够防止其信息丢失。对于这些存储器而言，没有电源供应也能够保持写入的信息很长时间。此外，对于这些存储器而言，人们认为如果这些存储器形成为非易失性存储器，那么就能够取消刷新操作，从而能够降低功耗。不过，在上述非易失性存储器中，由于构成每个存储单元的存储元件尺寸减小，变得难以保持存储元件的特性。因此，难以将元件的尺寸一直减小到设计规则的极限和制造工艺的极限。因此，提出了一种新型的存储元件作为具有适于减小尺寸的布置的存储器。这种存储元件具有这样的结构，其中在两个电极之间夹置包含特定金属的离子导体。那么，如果两个电极中的任一个包含该导体中含有的金属，当向两个电极施加电压时，电极中所含的金属扩散到离子导体中作为离子，由此改变了离子导体的电特性，例如电阻值或电容。利用这种特性有可能构造储存器件(例如参见引用的专利文献1和引用的非专利文献1)。具体而言，该离子导体是一种由硫属元素化物和金属的固溶体制成的玻璃材料或半导体材料。更具体而言，该离子导体由AsS、GeS、GeSe中溶解了Ag、Cu、Zn的材料制成(例如，包含Ag、Cu、Zn的硫属元素化物是合适的，像AsSAg、GeSeAg、GeSAg、AsSCu、GeSeCu和GeSCu)。两个电极中的任一个电极含有Ag、Cu、Zn(参见上述引用的专利文献1)。应当指出，另一个电极由钨、镍、钼、铂、金属硅化物等形成，其基本不会被溶解到含有离子导体的材料中。那么，举例来说，可以将存储元件和二极管或诸如MOS晶体管的选择元件连接起来形成存储单元，可以将这些存储单元形成阵列以构造储存器件。在具有这种布置的存储元件中，当向两个电极施加高于阈值电压的偏压时，离子导体中的导电离子(例如Ag、Cu、Zn等离子)向负电极方向移动到达负电极，从而造成产生电沉积。此外，当该电沉积枝状(树枝晶体)生长并到达正电极时，就形成了电流通路，使得离子导体的电阻值从高电阻变到低电阻。结果，就可能在存储元件上记录信息。此外，当将极性与上述偏压相反的电压施加到两个电极上时，形成枝状电流通路的导电离子溶解到离子导体中，从而该电流通路消失，电阻值重新回到初始的高电阻状态。结果，能够从存储元件擦除所记录的信息。此外，除了上述布置，还提出了一种具有如下布置的存储元件，其中在电极和离子导体之间插入限制离子运动的阻挡层。一般认为该阻挡层可以由适当材料制作，以限制离子运动，尽管其允许电子在其中传导，例如氮化钛、钛钨、氧化镍等。那么，该阻挡层应当以如此方式充分减小厚度(小于3nm)从而电子在所需操作电压下可以通过该阻挡层。在具有其中阻挡层如上述形成的布置的存储元件中，利用施加高于阈值电压的记录电压，电子在阻挡层中传导，之后电沉积继续发展并在阻挡层表面和另一电极之间形成电流通路，从而获得诸如电阻改变的电特性。那么，所提出的单元结构是这样的结构，其中，在形成于一个电极(下电极)上的绝缘层的一部分上形成过孔，无论是否存在阻挡层，离子导体/阻挡层/另一电极(上电极)都形成于该过孔中。当存储元件具有上述结构时，有可能使存储元件的尺寸变得较小(例如，在10nm的量级上)，而通过形成于一个电极上的绝缘层能够使存储元件与其他电要素绝缘。在制造如上所述的形成于过孔之内的存储元件的布置时，例如，在下电极上沉积绝缘层。此外，通过构图和蚀刻工艺在绝缘层上形成到达下电极的过孔。之后，选择性地或者以非选择性方式在过孔中沉积从离子导体到上电极的各层。这里曾描述过，当以非选择性方式沉积各层时，在沉积各层之后，可以通过CMP(化学机械抛光)和/或蚀刻技术移除形成于绝缘层上的离子导体和电极膜材料。此外，报道过一种将PCMO(PrCaMnO)作为记录膜的电阻变化型非易失性存储器(参见引用的非专利文献2)。然后，还是在使用该PCMO的电阻变化型非易失性存储器的情况中，所提出的单元结构具有形成于过孔中的PCMO膜，该膜通过绝缘膜而被构图。同时，在用于形成每个存储单元且在制造诸如DRAM的半导体储存器件时使用的处理工艺中，惯例是是使用RIE(反应离子蚀刻)方法，这是蚀刻处理方法的一种。通过使用诸如RIE方法的处理技术，有可能容易地从电气地和物理地分隔存储单元。那么，当所有相邻存储单元或连接到相同选择线的存储单元和连接到相邻非选择线的存储单元都被电气和物理地隔离开时，就可能降低相互的电干扰，也可能防止杂质原子不希望的原子扩散。具体而言，从理想的角度而言，由于RIE方法能够通过与蚀刻气体的反应以气相状态设置成膜元素且能够通过蚀刻去除气态成膜元素，因此这种反应离子蚀刻方法不存在因这样蚀刻的成膜元素的再沉积而造成的制造成品率降低的问题，所以这种反应离子蚀刻方法被广泛使用。日本未审PCT公开No.2002-536840NIKEEI ELECTRONICS，2003年1月20日的一期(104页)Technical Digest，International Electron DevicesMeeting(IEDM)，2002，p.19
技术实现思路
然而，当构成存储元件的每一层都形成于过孔之内时，需要诸如利用下层电极取向的选择性外延生长或基于镀敷的膜生长的方法，以便在过孔内选择性地沉积各层。于是，不可能使用普通的膜沉积方法(气相沉积、溅镀、CVD方法等)。此外，在上述任一种新型存储元件中，是通过现有半导体制造工艺中不成熟的材料构建存储元件的。那么，当希望通过RIE方法处理此类新型材料时，难以根据构成元素气化此类新型材料，或者即使在能够气化此类新型材料的时候，必需选择反应气体并检验蚀刻条件等的最优化。具体而言，当微制造技术发展到光刻获得的处理精度小于100nm并进一步小于50nm的时候，需要处理精度高达大约几个纳米长度以下的蚀刻技术，因此难以通过现有蚀刻技术处理此类新型材料。此外，当使用此类新型材料时，如果希望根据使用普通膜沉积方法的非选择性生长形成构成存储元件的各层，那么将会出现与例如过孔内的膜的非均匀性(例如，膜厚的非均匀性)有关的问题，或者必需要在膜沉积之后检验CMP(化学机械抛光)方法中的条件的最优化或基于蚀刻技术的膜去除工艺的条件。因此，前述新型存储元件遇到了这样的问题为了提高制造成品率需要很长的开发周期。同时，作为在半导体制造工艺等中处理细微形状的方法，使用了利用深紫外线、超紫外线、电子束等的光刻技术。根据这种光刻技术，有可能处理小于100nm的非常细微的形状。由于这种光刻技术难以充分提高焦深，其处理分辨率或精度取决于曝光表面高度的晶片平面分布。那么，当曝光表面是诸如硅衬底的半导体的表面时，本文档来自技高网...

【技术保护点】
一种存储元件，其特征在于电阻变化元件构成存储单元，所述电阻变化元件具有在两个电极之间提供的记录层，且其中所述记录层的电阻值在施加具有与所述两个电极不同极性的电势时可逆地改变，构成所述电阻变化元件的所述记录层的层的至少一部分是由所述多个相邻存储单元中的同一层共同形成的。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：荒谷胜久，对马朋人，成泽浩亮，大塚涉，八野英生，
申请(专利权)人：索尼株式会社，
类型：发明
国别省市：JP[日本]