半导体晶片焊料凸块结构及其制造方法技术

本发明专利技术提供了一种半导体晶片焊料凸块结构及其制造方法，通过在衬底表面形成接合盘和钝化层并平坦化所述接合盘和钝化层的表面，使后续沉积的多层金属层表面平坦，提高了焊料凸块端电极回流后的高度和体积的一致性以及纯度。

【技术实现步骤摘要】

本专利技术涉及半导体器件制造技术，特别涉及微电子电路中用于倒装封装(Flip Chip)、圆片级封装(WLP)和其它的前沿封装技术的半导体晶片凸块结构及其制造方法。
技术介绍
随着半导体器件制造业的飞速发展，半导体器件已经具有深亚微米结构，半导体集成电路(IC)中包含巨大数量的半导体器件。在这种大规模集成电路中，半导体晶片上的微电子集成电路的制造技术包括前段的器件制造和后段的用于元件之间高性能、高密度互连以实现所需功能的互连结构的制造。半导体晶片上的集成电路通常在晶片的表面和内部器件之间具有用于互连的接合焊盘层。随着芯片尺寸的减小和I/O端数的增加，IC芯片引线尺寸和引线间距变得更小，IC端子接合间距可降低至40微米。传统的引线键合一方面会使芯片封装引线键合变得更加困难，另一方面也会使引线间的电磁干扰(Electro Magnetic Interference简称EMI)变得更大，影响芯片封装的电性能。为了使芯片封装获得更好的电性能并能增加I/O端数，传统的丝焊结构已经被新的封装形式，例如低剖面带式载体封装(Tape Carried Package TCP)、薄膜芯片封装(Chip On Film COF)、板上芯片封装(Chip On Board COB)、焊球格栅矩阵封装(Ball Grid Array BGA)、倒装芯片(Flip Chip Package FCP)封装以及晶片级封装(Wafer Level Package WLP)所替代，以满足高性能的器件封装。在半导体芯片制造技术中通常使用在金属焊盘表面凸起的焊料凸块作为端电极。互连是通过芯片上呈阵列分布的焊料凸块(solder bump)与基板上的电极对准接合实现的。为了实现IC多层结构芯片层与层之间、内部器件与外部器件之间的互连，焊料凸块通常形成在半导体芯片周围的外部端子或有源区的预定区域阵列中形成的与外部连接的端子上。在这里，除非另有说明，焊料凸块还包括焊料“球”(ball)。器件的可靠性很大程度上取决于每个焊料凸块的结构和材料以及它们的电互连的效力。而焊接质量的好坏和焊料凸块之间间距的缩小在很大程度上取决于焊料凸块或焊料球的高度和体积的一致性。申请号为200410049093.3的中国专利介绍了一种焊料凸块的形成方法。图1A至图1F为现有焊料凸块形成过程示意图。如图1A所示，首先在具有焊盘104的衬底102上形成一层钝化层106，其只覆盖焊盘104的边缘部分从而使钝化层106和焊盘104的表面形成非平坦的结构。在接下来的工艺步骤中，在焊盘104和钝化层106表面相继淀积一层耐热金属层108(通常为铬Cr或钛Ti)和金属浸润层110(通常为铜Cu)，如图1B所示。然后涂布光刻胶112并图案化光刻胶在与焊盘相应位置形成沟槽114，如图1C所示。接着，如图1D所示，在沟槽114中填充材料为锡(Sn)或银(Ag)的焊料，去除光刻胶112后便形成了如图1E所示的蘑菇形焊接端电极120。之后刻蚀耐热金属层108和金属浸润层110，最后通过端电极回流工艺将端电极熔成如图1F所示的球形端电极120。如前所述，由于钝化层106和焊盘104的表面为非平坦结构，在其上形成的耐热金属层108和浸润层110均为非平坦的，导致端电极120的顶部出现如图1E所示的凹陷现象，凹陷的程度取决于凸块下金属(under bump Metallurgy UBM)材料不平坦的程度。对于现有的焊料凸块来说每个凸块的UBM层的平坦程度是不同的，因此导致端电极120顶部凹陷程度的不同，使端电极焊料的体积存在差异，进而使后续回流工艺后形成的球形端电极120的体积和高度的一致性劣化，限制了焊料凸块间距的进一步缩小。此外，由于端电极材料直接与浸润层接触，浸润层的铜极易扩散到端电极材料锡中形成铜锡合金，影响焊接质量。
技术实现思路
有鉴于此，本专利技术的目的在于提供一种，采用平坦化表面多层UBM层的设计提高焊料凸块端电极的高度和体积的一致性以及纯度，以解决现有技术的焊料凸块高度和体积一致性差的问题。为达到上述目的，本专利技术提供了一种半导体晶片焊料凸块结构，包括衬底；在衬底表面形成的接合盘和钝化层；在所述接合表面形成的金属叠层结构；以及在所述金属叠层结构上形成的端电极。所述接合盘和钝化层的表面为平坦结构。所述金属叠层结构至少包括一层金属，且覆盖所述钝化层的边缘的距离为至少6um。所述金属叠层结构包括耐热层、浸润层、附着层和阻挡层。所述耐热层的材料为铬Cr、钛Ti、钽Ta或钨化钛TiW。所述耐热层的厚度为500～2000。所述浸润层的材料为铜Cu、镍Ni或金Au。所述浸润层的厚度为2000～6000。所述附着层的材料为Cu。所述附着层的厚度为2-10um。所述阻挡层的材料为Ni。所述阻挡层的厚度为1-6um。所述接合盘底层有一稳固盘。所述端电极的直径为120～140um，高度为90～110um，接合盘的宽度为80～100um，稳固盘的宽度为110～130um。所述附着层的厚度为10-40um。所述端电极的直径为24～38um，高度为18～32um，所述接合盘的宽度为10～30um，稳固盘的宽度为30～50um。所述端电极的材料为锡Sn、铅Pb、银Ag或它们的合金。所述图形钝化层由氧化硅、氮化硅、氮氧化硅、聚酰亚胺、苯三聚丁烯(benzocyclobutene)等介电材料或它们的混合物组成。所述接合盘的材料为铜Cu或铝Al。所述阻挡层与端电极材料接触。所述耐热层与接合盘接触。相应的，本专利技术还提供了一种半导体晶片焊料凸块结构的制造方法，包括提供半导体衬底；在衬底表面形成接合盘和钝化层；平坦化所述接合盘和钝化层的表面；沉积第一金属叠层；涂布光刻胶并图案化所述光刻胶形成沟槽；在所述沟槽中电镀第二金属叠层；电镀端电极材料；去除光刻胶并刻蚀所述第一金属叠层；回流端电极。所述接合盘和钝化层的表面为平坦结构。所述沟槽的宽度大于所述接合盘的宽度。所述第一金属叠层包括耐热层和浸润层。所述耐热层的材料为铬Cr、钛Ti、钽Ta或钨化钛TiW。所述耐热层的厚度为500～2000。所述浸润层的材料为铜Cu、镍Ni或金Au。所述浸润层的厚度为2000～6000。所述第二金属叠层包括附着层和阻挡层。所述附着层的材料为Cu，所述附着层的厚度为2-10um。所述阻挡层的材料为Ni，所述阻挡层的厚度为1-6um。在所述接合盘底层还形成有一稳固盘。所述端电极的直径为120～140um，高度为90～110um，所述接合盘的宽度为80～100um，稳固盘的宽度为110～130um。所述附着层的厚度为10-40um。所述端电极的直径为24～38um，高度为18～32um，所述接合盘的宽度为10～30um，稳固盘的宽度为30～50um。所述端电极的材料为锡Sn、铅Pb、银Ag、铜Cu或它们的合金。所述图形钝化层由氧化硅、氮化硅、氮氧化硅、聚酰亚胺、苯三聚丁烯(benzocyclobutene)等介电材料或它们的混合物组成。所述接合盘的材料为铜Cu或铝Al。所述阻挡层与端电极材料接触。所述耐热层与接合盘接触。所述耐热层覆盖所述钝化层的边缘的距离为至少6um。由于采用了上述技术方案，与现有技术相比，本专利技术具有以下优点(1)本专利技术的通本文档来自技高网...

【技术保护点】
一种半导体晶片焊料凸块结构，包括：衬底；在衬底表面形成的接合盘和钝化层；在所述接合表面形成的金属叠层结构；以及在所述金属叠层结构上形成的端电极。

【技术特征摘要】

【专利技术属性】
技术研发人员：王津洲，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31[中国|上海]