一种晶圆的多层堆叠键合方法技术

本发明专利技术公开了一种晶圆的多层堆叠键合方法，属于半导体集成封装技术领域。键合顺序：第一层、第二层晶圆正面工艺

【技术实现步骤摘要】
一种晶圆的多层堆叠键合方法


[0001]本专利技术属于半导体集成封装
，涉及一种晶圆的多层堆叠键合方法。

技术介绍

[0002]目前，无论是2.5D TSV硅转接基板集成还是储器芯片的3维TSV堆叠均采用的是单芯片堆叠工艺，组装效率低。晶圆键合是晶圆级芯片尺寸封装(WLCSP)的一种，是将整张晶圆封装测试后再切割成单颗IC芯片。在存储器芯片的3维堆叠或者2.5D TSV硅转接基板集成中采用晶圆级键合工艺将会有效提高组装效率。然而，往往能采用晶圆级键合的TSV硅转接基板或者储器晶圆都属于薄晶圆，其易碎且具有柔性，因此在作业过程中通常需采用临时键合材料将晶圆键合到载体上。带有临时键合材料及载片的晶圆在经历金属键合时会涉及真空以及高低温环境，往往会致使晶圆外围部分区域临时键合胶发生变性，此时将无法顺利将变性区域的载体与晶圆顺利分开，造成碎片。

技术实现思路

[0003]本专利技术的目的在于克服上述现有技术中，采用临时键合材料将晶圆键合到载体上容易导致晶圆碎片的缺点，提供一种晶圆的多层堆叠键合方法及多层晶圆结构。
[0004]为了达到上述目的，本专利技术采用以下技术方案予以实现：
[0005]一种晶圆的多层堆叠键合方法，包括如下步骤：
[0006]步骤1)选择需要键合的晶圆层数；
[0007]步骤2)分别对每一层晶圆的正面依次进行再布线和凸点制备；
[0008]步骤3)将第一层晶圆正面的凸点与第二层晶圆正面的凸点进行金属键合；
[0009]步骤4)在第二层晶圆的背面依次进行TSV露头、再布线、介质层制备、金属化层制备和背面凸点制备；
[0010]步骤5)将第二层晶圆的背面凸点与第三层晶圆的正面凸点进行金属键合，之后对第三层晶圆的背面依次进行TSV露头、再布线、介质层制备、金属化层制备和背面凸点制备；
[0011]步骤6)依据需要键合的晶圆层数，按照步骤4)和步骤5)的操作制备后续晶圆层数，即除第一层和第二层外，剩余晶圆层中的相邻两个晶圆层，前一晶圆的背面凸点和后一晶圆的正面凸点进行金属键合，之后对后一晶圆的背面依次进行TSV露头、再布线、介质层制备、金属化层制备和背面凸点制备，直至完成晶圆的多层堆叠键合。
[0012]优选地，凸点制备时，凸点为Cu凸点、Au凸点或SnAg凸点；
[0013]金属键合时，当Cu凸点和Cu凸点键合时，键合温度为380～450℃，键合时间为60～90min，键合压强为10～30MPa；
[0014]当Cu凸点和SnAg凸点键合时，键合温度为240～280℃；键合时间为15～60min，键合压强为0.1～10MPa；
[0015]当Au凸点和Au凸点键合时，键合温度为300～400℃，键合时间为30min～90min，键合压强为10～30MPa。
[0016]优选地，TSV露头包括依次对晶圆进行背面减薄、刻蚀和化学机械抛光。
[0017]优选地，TSV露头后，TSV的直径为5～30μm，TSV的深度为50～400μm。
[0018]优选地，再布线具体操作为依次进行光刻、电镀和湿法刻蚀；
[0019]再布线层数为1～4层。
[0020]优选地，光刻具体是对晶圆依次进行涂胶、曝光和显影；
[0021]光刻胶的涂覆厚度为5～35μm。
[0022]优选地，介质层为PI胶、氧化硅、氮化硅或碳化硅；
[0023]当介质层为PI胶时，PI胶的厚度为5～30μm。
[0024]优选地，步骤4～步骤6)中，金属化层制备的具体操作为：在介质层的上表面，从下至上依次制备粘附层、阻挡层和润湿层；
[0025]粘附层为Cr、Ti、Ti
‑
W或V；阻挡层为Ti、Ni、Cu、Pd、Pt或Ti
‑
W；润湿层为Cu、Ni、Pd或Au；
[0026]粘附层的厚度为0.1～0.5μm，阻挡层的厚度为0.1～2μm，润湿层的厚度为0.5～5μm。
[0027]优选地，步骤5)中，相邻两个晶圆键合时，前一层晶圆的正面凸点材料与后一层晶圆的背面凸点材料一致。
[0028]与现有技术相比，本专利技术具有以下有益效果：
[0029]本专利技术公开了一种晶圆的多层堆叠键合方法，通过以下键合顺序的提出：第一层、第二层晶圆正面工艺
‑
第一层、第二层晶圆键合
‑
一侧晶圆减薄及背面工艺
‑
另一侧晶圆减薄及背面工艺
‑
第三层晶圆正面工艺及第二层与第三层晶圆键合
‑
第三层晶圆减薄及背面工艺，为薄晶圆的多层键合提出了解决方案。本专利技术方法不需要额外增加载片就能进行多层晶圆的键合，根据键合晶圆自身相互的承载作用，逐层增加键合晶圆的层数，规避了因临时键合胶变性难解开而裂片的风险。此外，对比单芯片堆叠，本专利技术方法显著提高了组装效率。本专利技术方法是一种高效的多层晶圆级同质或异质高密度集成方法，应用前景和市场潜力非常广阔，具有重要的战略意义和社会效益。
附图说明
[0030]图1为带TSV结构的第二、第三、第四、第五层晶圆正面工艺结束后的结构；
[0031]图2为不带TSV结构的第一层晶圆正面工艺结束后的结构；
[0032]图3通过Cu
‑
Sn金属键合工艺完成第一层晶圆正面与第二层晶圆正面的凸点键合；
[0033]图4为第二层晶圆背面TSV露头、再布线以及凸点制备后的2层晶圆键合结构；
[0034]图5为三层晶圆键合后的结构图；
[0035]图6为多层(≥5)晶圆键合后结构示意图；
[0036]图7为本专利技术方法的工艺流程图。
[0037]其中：1
‑
硅衬底；2
‑
TSV；3
‑
钝化层；4
‑
RDL；5
‑
铜柱；6
‑
凸点。
具体实施方式
[0038]下面结合附图对本专利技术做进一步详细描述：
[0039]实施例1
[0040]在本实施例中所用晶圆为4M异步SRAM(静态存储器)晶圆，最终为3层SRAM晶圆键合产品，如图5所示。3层SRAM晶圆键合方法包括以下步骤：过程如图7所示，
[0041]步骤1、第一层晶圆仅在正面进行再布线及凸点制备，将pad引出，正面再布线为3层，凸点为电镀SnAg，高度3μm；
[0042]第二层晶圆和第三层晶圆首先完成正面再布线及凸点制备，再布线层数为3层，正面凸点为电镀Cu，高度5μm；
[0043]步骤2、第一层晶圆正面SnAg凸点与第二层晶圆正面Cu凸点进行金属键合，键合温度260℃，时间30min，凸点开口率为1.5％，键合压力为5000N；通过Cu
‑
Sn金属键合工艺完成第一层晶圆正面与第二层晶圆正面的凸点键合，结构如图3所示。键合压力根据凸点有效焊接面积大小或凸点开口率而定本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种晶圆的多层堆叠键合方法，其特征在于，包括如下步骤：步骤1)选择需要键合的晶圆层数；步骤2)分别对每一层晶圆的正面依次进行再布线和凸点制备；步骤3)将第一层晶圆正面的凸点与第二层晶圆正面的凸点进行金属键合；步骤4)在第二层晶圆的背面依次进行TSV露头、再布线、介质层制备、金属化层制备和背面凸点制备；步骤5)将第二层晶圆的背面凸点与第三层晶圆的正面凸点进行金属键合，之后对第三层晶圆的背面依次进行TSV露头、再布线、介质层制备、金属化层制备和背面凸点制备；步骤6)依据需要键合的晶圆层数，按照步骤4)和步骤5)的操作制备后续晶圆层数，即除第一层和第二层外，剩余晶圆层中的相邻两个晶圆层，前一晶圆的背面凸点和后一晶圆的正面凸点进行金属键合，之后对后一晶圆的背面依次进行TSV露头、再布线、介质层制备、金属化层制备和背面凸点制备，直至完成晶圆的多层堆叠键合。2.根据权利要求1所述的晶圆的多层堆叠键合方法，其特征在于，凸点制备时，凸点为Cu凸点、Au凸点或SnAg凸点；金属键合时，当Cu凸点和Cu凸点键合时，键合温度为380～450℃，键合时间为60～90min，键合压强为10～30MPa；当Cu凸点和SnAg凸点键合时，键合温度为240～280℃；键合时间为15～60min，键合压强为0.1～10MPa；当Au凸点和Au凸点键合时，键合温度为300～400℃，键合时间为30min～90min，键合压强为10～30MPa。3.根据权利要求...

【专利技术属性】
技术研发人员：张宁，吴道伟，霍瑞霞，
申请(专利权)人：西安微电子技术研究所，
类型：发明
国别省市：