一种在第一类晶体管上选择性地形成间隔体的方法以及通过这种方法形成的器件。该方法可以包括：在其上设有不同种类的晶体管的衬底上沉积保形的第一沉积层；向至少一类晶体管沉积阻挡层；对第一沉积层进行干法蚀刻；去除阻挡层；在衬底上沉积保形的第二沉积层；对第二沉积层进行干法蚀刻以及对剩余的第一沉积层进行湿法蚀刻。器件可以包括这样的第一类晶体管，其间隔体比第二类晶体管的间隔体更大。
【技术实现步骤摘要】
【国外来华专利技术】
半导体制造。
技术介绍
金属氧化物半导体(M0S)晶体管是调制调解器集成电路的基本结构单 元。诸如微电子器件的典型的高度集成电路在不大于拇指甲的单片硅衬底 上可以包含数百万个晶体管。通常，晶体管或在下文中可以互换引用的器 件，包括形成于衬底上的栅极结构，源极区和漏极区被栅极结构彼此分开 并形成于衬底之内，与栅极结构相邻。可以将晶体管视为具有三个节点的 电子开关。当向晶体管的第一节点，即栅极施加电压时，会调节另两个节 点，即源极区和漏极区之间经由栅极下方的沟道区的电流流动。例如，为 了使一种n沟道(NM0S)晶体管导通，向栅极施加正电压，允许电流在 源极和漏极之间流动。为了使该晶体管截止，向栅极施加零伏，这切断 了源极和漏极之间的电流流动。微电子器件上晶体管的类型随着其预期功能而变化。晶体管的范例包 括在逻辑电路中使用的丽0S和PM0S晶体管以及在SRAM电路中使用的丽0S 和PM0S晶体管。通常，存储器晶体管的功能需要较少功率(因此电流流动 更慢)，而逻辑晶体管需要更多功率(因此电流流动更快)。以经由沟道区 从源极和漏极区移动的电子的速度来衡量功率(由公式表示，功率等于I XV，其中I为电流，V为电压)。 一种控制这种移动从而控制给定晶体管的 功率的方法是控制从源极区到漏极区的距离。通常，因为存储器晶体管需 要较少功率，所以与逻辑晶体管相比从源极区到漏极区的距离较大。源极区和漏极区之间的距离还影响到截止状态下的电流泄漏。泄漏 是晶体管处于截止状态时流经晶体管的电流量。尽管给定的晶体管处于截 止状态，但仍有少量的电流继续流经沟道区。由导通和截止两种状态下的 电流来度量晶体管的总电流。亦即，电流(I)等于I。n+Lw，其中I。汗与I。n相比非常小。源极区和漏极区之间的距离越大，泄漏越小。然而，缺点是 晶体管的总体速度降低了。附图说明图l示出了微电子器件的实施例。图2A示出了其上包括第一类晶体管的实施例和第二类晶体管的实施例 的微电子器件的一部分的截面侧视图。图2B示出了在其上形成第一沉积层之后的图2A;图2C示出了在其上形成阻挡层之后的图2B;图2D示出了选择性蚀刻之后的图2C。图2E示出了在其上形成第二沉积层之后的图2D。图2F示出了选择性蚀刻工艺之后的图2E。图2G示出了选择性蚀刻工艺期间的图2F。图2H示出了选择性蚀刻工艺之后的图2G。图21示出了蚀刻工艺之后的图2G。图3示出了在微电子器件上选择性地沉积间隔体的一种方法的实施例 的示意图。图4示出了在微电子器件上选择性地沉积间隔体的一种方法的备选实 施例的示意图。图5示出了一种包括微处理器的计算机系统，该微处理器被安装到印 刷电路板上的封装所包封。具体实施例方式晶体管的制造可能会涉及到与栅极结构相邻的间隔体结构的形成。 间隔体使栅极堆绝缘并提供源极区和漏极区之间的距离，例如用来减少截 止状态的泄漏，这相应地减小了功率。在一些制造方法中，在其上具有大 量栅极结构的衬底上沉积电极保形层。然后各向异性地蚀刻保形层，留下 与栅极结构相邻的间隔体结构。各向异性蚀刻是一种几乎不表现出或表 现出很少底切的刻蚀工艺，可获得侧面垂直于下方层的特征。在一些微电子器件制造方法中，通过用例如硅锗SiGe或硅碳SiC掺杂7源极区和漏极区来提高器件的效率。可以引入SiGe，使其能够在沟道区上 导致压縮应变，这又增大了空穴从PM0S器件的源极区迁移到漏极区的速度。 可以引入SiC，使其能够在沟道区上导致拉伸应变，这又增大了电子从應OS 器件的源极区迁移到漏极区的速度。然而，在一些应用中，常规的间隔体 结构制造方法未在栅极结构之间留出充分的间隔，来为栅极到栅极间交替 的源极和漏极区掺杂。目前用于微电子器件的互补金属氧化物半导体(CMOS)制造工艺在同 一衬底上结合了PMOS和腿OS多脚(multileg)(隔离的且有些随机取向的) 布局晶体管器件和SRAM阵列器件。由于阵列布局中的SRAM器件的数量大， SRAM器件之间的栅极到栅极的间隔通常比逻辑晶体管之间的栅极到栅极的 间隔小，其中逻辑晶体管的数量较少且是随机定位的。在一些应用中，与 第二类晶体管位于同一衬底上的第一类晶体管能够以减小功率为代价具有 减小的截止状态泄漏。在一些实施例中，第一类晶体管可以包括具有第一 预定尺寸间隔体的晶体管，第二类晶体管可以包括具有第二不同预定尺寸 间隔体的晶体管。例如，这种实施例可能会在膝上型计算机电池中有用， 其中可以牺牲计算机的速度来换取更长的电池寿命。在一些实施例中，实 现这一目的的方法是增大间隔体的尺寸。然而，制造方法可以涉及到在其 上设有不同种类晶体管的管芯上沉积保形层，这种沉积不会在不同种类的 晶体管之间做出区分。结果，之后形成的间隔体相对于不同种类的晶体管 来说基本是相同厚度的。于是，尽管在一类晶体管，例如PMOS逻辑晶体管 中实现了截止状态泄漏的减小，但这可能会导致其中的栅极到栅极的间距 小(例如在SRAM晶体管阵列或叠置器件中)的某些晶体管性能大大下降， 从而导致性能降低并最终造成功能失效。在一些应用中，图1A中代表性地示出的微电子器件可以在同一管芯100 上包括逻辑晶体管102和其他类型的晶体管104。其他类型的晶体管可以包 括、但不限于SRAM存储器，在下文中将它们总称为非逻辑晶体管。逻 辑晶体管一般比非逻辑晶体管需要更多功率。于是，与非逻辑晶体管相比， 逻辑晶体管中的源极和漏极区之间的距离可以更小。因此，在与非逻辑晶 体管相比时，逻辑晶体管中的I,可以更高。在一些应用中，例如那些需要 效率较慢但寿命更长的应用中，可以将逻辑晶体管构造为具有低的I。FF。图IB表示M0S晶体管108的实施例。M0S晶体管包括形成于衬底124 上的栅极结构110、源极区112和漏极区114。栅极结构110可以包括与其 相邻的间隔体118。在导通状态下，即在施加负电压时，空穴从源极区112 经过沟道区116流向漏极区114，如箭头120示意性表示的。在截止状态下， 即在不施加电压时，继续有少量电流、或泄漏从源极区112经沟道区116 流向漏极区114。泄漏是源极区112和漏极区114之间距离的直接函数，该 距离由箭头122示意性示出。亦即，较小地栅极结构110相应地提供了源 极和漏极区110和112之间较小的距离。这种构造通常以高泄漏为代价实 现相对较大的速度。图1C表示SRAM晶体管130的实施例。SRAM晶体管包括形成于衬底138 上的栅极结构126、栅极结构128、源极区130和漏极区132。类似于图1B 中的实施例，也提供沟道区134和间隔体136。由箭头136示意性地表示源 极130和漏极132之间的距离。较大的栅极结构128在源极区130和漏极 区132之间提供了较大的距离。这种构造通常允许较低的速度和较低的泄漏。在管芯上，MOS逻辑晶体管可以随机设置，而非逻辑晶体管可以布置成 阵列。在一些实施例中，在给定的管芯上阵列比随机设置的逻辑晶体管占 据更大的空间。于是，对于非逻辑晶体管的阵列、例如SRAM阵列来说，栅 极到栅极的间隔，即间距应当尽可能小。对于逻辑晶体管，该间距可以为 大约180纳米(nm)。对于SRAM晶体管而言，间距可以为大约160nm。图2A-2H示本文档来自技高网...
【技术保护点】
一种方法，包括： 在衬底上的第一类晶体管的栅极结构上选择性地形成第一间隔体，其中所述第一类晶体管与第二类晶体管形成于同一衬底上，该第二类晶体管不同于所述第一类晶体管；以及 在所述第一间隔体上和所述第二类晶体管的栅极结构上形成第二 间隔体。
【技术特征摘要】
【国外来华专利技术】US 2006-6-30 11/479,7621、一种方法，包括在衬底上的第一类晶体管的栅极结构上选择性地形成第一间隔体，其中所述第一类晶体管与第二类晶体管形成于同一衬底上，该第二类晶体管不同于所述第一类晶体管；以及在所述第一间隔体上和所述第二类晶体管的栅极结构上形成第二间隔体。2、 根据权利要求1所述的方法，其中所述选择性地形成步骤包括 在所述第一类晶体管和所述第二类晶体管上形成第一电介质层； 在所述第二类晶体管上选择性地形成光成像层；选择性地去除所述第一电介质层，使得在所述第一类晶体管上留下第 一电介质间隔体，且使得所述第二类晶体管上的所述电介质层保持原样； 从所述第二类晶体管去除光刻胶层；在所述第一类晶体管和所述第二类晶体管上形成第二电介质层； 选择性地去除所述第二电介质层；以及 从所述第二类晶体管去除剩余的第二电介质层。3、 根据权利要求2所述的方法，其中在从所述第二类晶体管上去除剩 余的第一电介质层期间去除所述第二类晶体管上的所述第二电介质层。4、 根据权利要求2所述的方法，其中所述第一类晶体管为逻辑晶体管。5、 根据权利要求2所述的方法，其中所述第一类晶体管为非逻辑晶体管。6、 根据权利要求2所述的方法，其中将所述第一类晶体管随机地设置 在所述衬底上。7、 根据权利要求2所述的方法，其中所述第二类晶体管为逻辑晶体管 或非逻辑晶体管中的一种。8、 根据权利要求2所述的方法，其中将所述第二类晶体管以阵列的形 式设置在所述衬底上或将所述第二类晶体管随机地设置在所述衬底上。9、 根据权利要求1所述的方法，其中所述衬底为管芯。10、 根据权利要求1所述的方法，其中所述选择性地形成步骤包括 在所述第一类晶体管和所述第二类晶体管上形成电介质层； 选择性地去除所述电介质层；在所述第二类晶体管上选择性地形成光成像层，其中仅在所述第一...
【专利技术属性】
技术研发人员：G库雷洛，IR波斯特，C简，M博尔，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。