一种解决电阻非线性的智能功率MOS管的制造方法技术

本发明专利技术公开了一种解决电阻非线性的智能功率MOS管的制造方法。该方法包括在体区的上侧制作源区注入所需的第一光刻胶层，然后依次进行第一导电类型的元素注入和推阱操作，以在体区内制作形成第一导电类型的源区，同时对主MOS管多晶硅栅、启动MOS管多晶硅栅和电阻R

【技术实现步骤摘要】
一种解决电阻非线性的智能功率MOS管的制造方法


[0001]本专利技术涉及半导体
，具体涉及一种解决电阻非线性的智能功率MOS管的制造方法。

技术介绍

[0002]在图1所示器件中，是在Power MOS管中集成了一个Driver MOS管，并且Driver MOS管的G2、S2均为独立结构，且G2端与Drain端通过电阻R
DG2
相连，阻值在8MΩ
‑
50MΩ。这种结构可以降低电源电路中启动的损耗和待机功耗，提高能源转换效率。同时集成Driver MOS管和电阻R
DG2
的工艺和普通智能功率MOS管工艺完全兼容，可以降低芯片生产成本。
[0003]但是在这种集成启动器件（Driver MOS管）的MOS管产品，在实际应用中，如小家电类产品的应用中，R
DG2
存在非线性的问题，即小电压下，R
DG2
非常大，达到上千MΩ的水平，如图2所示；R
DG2
过大导致Driver MOS管无法启动，器件不能工作，并最终导致终端应产品无法正常工作，带来极大隐患。
[0004]通过分析发现，R
DG2
实际由两部分组成，即R
DG2
a及R
DG2
b，如图3所示，R
DG2
a为通过版图设计在管芯边缘引入的部分，R
DG2
b为寄生部分，即为Driver MOS管寄生的栅极电阻。当前工艺，造成R
DG2
存在非线性的问题的原因主要是由于R
DG2
a为P型掺杂，而R
DG2
b为N型掺杂，在R
DG2
a与R
DG2
b的交界面，即P型掺杂与N型掺杂的交界面处，产生了一个非必要的PN结，因此，在Drain端电压小于50V时，此PN结未开启，RDG2会呈现出超高阻的状态，阻值大于1000MΩ；在Drain端电压大于50V时，PN结导通，高阻状态消失，RDG2呈线性状态。
[0005]在解决R
DG2
电阻非线性问题的同时，不能影响Power MOS管中Poly的掺杂类型或浓度，否则会影响Power MOS管的寄生栅极电阻或阈值，因此，该问题无法通过单纯的调整Poly注入、NSD注入、PSD注入来解决。

技术实现思路

[0006]本专利技术的目的是针对现有技术存在的不足，提供一种解决电阻非线性的智能功率MOS管的制造方法。
[0007]为实现上述目的，本专利技术提供了一种解决电阻非线性的智能功率MOS管的制造方法，包括：提供第一导电类型的衬底，在所述衬底上制作形成外延层；在所述外延层上制作第二导电类型的耐压环区，以形成主MOS管有源区、启动MOS管区、电阻及耐压环区以及所述主MOS管有源区与启动MOS管区之间的隔离区；在所述外延层的上侧生长场氧层，并将所述主MOS管有源区和启动MOS管区有源区内的场氧层刻蚀掉；对所述有源区依次执行JFET注入和推阱操作；在所述外延层及场氧层的上侧生长栅氧化层，并在所述栅氧化层的上侧沉积多晶硅，并对所述多晶硅注入第二导电类型的元素，然后对所述多晶硅进行刻蚀操作，以形成主
MOS管多晶硅栅、启动MOS管多晶硅栅和电阻R
DG2
a，所述电阻R
DG2
a的内端与启动MOS管多晶硅栅的外端连接；对没有多晶硅和场氧层覆盖的外延层注入第二导电类型的元素，以分别形成主MOS管有源区和启动MOS管的体区；在所述体区的上侧制作源区注入所需的第一光刻胶层，然后依次进行第一导电类型的元素注入和推阱操作，以在所述体区内制作形成第一导电类型的源区，同时对所述主MOS管多晶硅栅、启动MOS管多晶硅栅和电阻R
DG2
a进行掺杂，使得所述主MOS管多晶硅栅、启动MOS管多晶硅栅和电阻R
DG2
a变为第一导电类型掺杂，然后将第一光刻胶层去除；在器件的上表面涂抹形成第二光刻胶层，并在体区中部上侧的光刻胶上光刻形成注入口，通过所述注入口向体区内注入第二导电类型的元素，以在所述体区内制作形成第二导电类型的深源区，然后将第二光刻胶层去除；在器件的上侧沉积介质层，并在所述介质层上刻蚀出连接孔；在介质层的上侧及连接孔内溅射金属层，所述金属层经刻蚀形成主MOS管源极金属、主MOS管栅极金属、启动MOS管源极金属、启动MOS管栅极金属和截止环金属，所述电阻R
DG2
a的外端与截止环金属连接。
[0008]进一步的，所述第一导电类型为N型，所述第二导电类型为P型。
[0009]进一步的，对所述多晶硅注入的元素为硼，注入的剂量为1E15
‑
3E15，注入的能量为40Kev
‑
60Kev。
[0010]进一步的，所述多晶硅的厚度为6000
‑
8000埃。
[0011]进一步的，所述电阻R
DG2
a呈盘绕设置。
[0012]进一步的，所述电阻R
DG2
a的宽度为0.8um
‑
2.5um。
[0013]有益效果：本专利技术通过Poly注入工艺的调整、修改NSD版图设计，并增加一张PSD版图设计的方式，使得电阻R
DG2
a区域由原工艺的硼掺杂变为磷掺杂，使得R
DG2
a与R
DG2
b均为磷掺杂，即均为N型掺杂，因此R
DG2
a与R
DG2
b之间产生的非必要的PN消失，使得低电压下的电阻非线性问题得以解决；新工艺在原工艺的基础上，与现有智能功率MOS工艺完全兼容；以较低的成本彻底解决应用端启动MOS不工作及电路失效的问题。
附图说明
[0014]图1是现有智能功率MOS管的等效电路图；图2是现有智能功率MOS管上的电阻R
DG2
的测试曲线图；图3是现有智能功率MOS管上的电阻R
DG2
的结构示意图；图4是本专利技术实施例在衬底上制作出外延层后的结构示意图；图5是本专利技术实施例在外延层内制作出耐压环后的结构示意图；图6是本专利技术实施例对场氧层进行刻蚀后的结构示意图；图7是本专利技术实施例对多晶刻蚀后的结构示意图；图8是在外延层内制作出体区后的结构示意图；图9是在体区内制作源区后的结构示意图；图10是在体区内制作出深源区后的结构示意图；图11是在器件的上侧制作介质层后的结构示意图；
图12是对金属层刻蚀后的结构示意图；图13是采用本专利技术实施例的方法制作出的智能功率MOS管的电阻R
DG2
测试曲线图。
具体实施方式
[0015]下面结合附图和具体实施例，进一步阐明本专利技术，本实施例在以本专利技术技术方案为前提下进行实施，应理解这些实施例仅用于说明本专利技术而不用于限制本专利技术的范围。
[0016]如图4至12所示，本专利技术实施例提供了一种解决电阻非线性的智能功率MOS管的制造本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种解决电阻非线性的智能功率MOS管的制造方法，其特征在于，包括：提供第一导电类型的衬底，在所述衬底上制作形成外延层；在所述外延层上制作第二导电类型的耐压环区，以形成主MOS管有源区、启动MOS管区、电阻及耐压环区以及所述主MOS管有源区与启动MOS管区之间的隔离区；在所述外延层的上侧生长场氧层，并将所述主MOS管有源区和启动MOS管区有源区内的场氧层刻蚀掉；对所述有源区依次执行JFET注入和推阱操作；在所述外延层及场氧层的上侧生长栅氧化层，并在所述栅氧化层的上侧沉积多晶硅，并对所述多晶硅注入第二导电类型的元素，然后对所述多晶硅进行刻蚀操作，以形成主MOS管多晶硅栅、启动MOS管多晶硅栅和电阻R
DG2
a，所述电阻R
DG2
a的内端与启动MOS管多晶硅栅的外端连接；对没有多晶硅和场氧层覆盖的外延层注入第二导电类型的元素，以分别形成主MOS管有源区和启动MOS管的体区；在所述体区的上侧制作源区注入所需的第一光刻胶层，然后依次进行第一导电类型的元素注入和推阱操作，以在所述体区内制作形成第一导电类型的源区，同时对所述主MOS管多晶硅栅、启动MOS管多晶硅栅和电阻R
DG2
a进行掺杂，使得所述主MOS管多晶硅栅、启动MOS管多晶硅栅和电阻R
DG2
a变为第一导电类型掺杂，然后将第一光刻胶层去除；在器件的上表面涂抹形成第二光刻胶层，并在体区中部上...

【专利技术属性】
技术研发人员：何军，胡兴正，薛璐，刘海波，
申请(专利权)人：南京华瑞微集成电路有限公司，
类型：发明
国别省市：