半导体结构的形成方法技术

一种半导体结构的形成方法，包括：提供基底，包括用于形成目标图形的目标层，基底包括图形稀疏区和图形密集区；在目标层上形成分立的核心层；形成保形覆盖核心层和目标层的侧墙材料层；在图形稀疏区中，在相邻核心层之间的侧墙材料层上形成牺牲层；刻蚀位于核心层顶部以及牺牲层露出的目标层上的侧墙材料层，保留核心层侧壁的侧墙材料层作为掩膜侧墙；去除核心层；以掩膜侧墙为掩膜刻蚀目标层，形成目标图形。本发明专利技术通过牺牲层起到伪核心层的功能，以增加图形稀疏区的图形密度，在刻蚀侧墙材料层时，使得图形稀疏区和图形密集区的刻蚀环境相接近，从而改善刻蚀负载效应，进而提高目标图形的尺寸均一性，使得半导体结构的性能得以提高。提高。提高。

【技术实现步骤摘要】
半导体结构的形成方法


[0001]本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构的形成方法。

技术介绍

[0002]光刻(photolithography)技术是常用的一种图形化方法，是半导体制造工艺中最为关键的生产技术。随着半导体工艺节点的不断减小，自对准双重图形化(self-aligned double patterning，SADP)方法成为近年来受到青睐的一种图形化方法，该方法能够增加形成于衬底上的图形的密度，进一步缩小相邻两个图形的间距(pitch)，从而使光刻工艺克服光刻分辨率的极限。
[0003]随着图形特征尺寸(critical dimension，CD)的不断缩小，自对准四重图形化(self-aligned quadruple patterning，SAQP)方法应运而生。自对准双重图形化方法在衬底上所形成图形的密度是利用光刻工艺在衬底上所形成图形的密度的两倍，即可以获得1/2最小间距(1/2pitch)，而自对准四重图形化方法在不改变目前光刻技术的前提下(即光刻窗口大小不变)，在衬底上所形成图形的密度是利用光刻工艺在衬底上所形成图形的密度的四倍，即可以获得1/4最小间距(1/4pitch)，从而可以极大地提高半导体集成电路的密度，缩小图形的特征尺寸，进而有利于器件性能的提高。

技术实现思路

[0004]本专利技术实施例解决的问题是提供一种半导体结构的形成方法，提高半导体结构的性能。
[0005]为解决上述问题，本专利技术实施例提供一种半导体结构的形成方法，包括：提供基底，包括用于形成目标图形的目标层，所述基底包括图形稀疏区和图形密集区，所述图形稀疏区中的目标图形密度小于所述图形密集区中的目标图形密度；在所述目标层上形成分立的核心层；形成保形覆盖所述核心层和目标层的侧墙材料层；在所述图形稀疏区中，在相邻所述核心层之间的侧墙材料层上形成牺牲层，且所述牺牲层与位于所述核心层侧壁的侧墙材料层之间具有间隔；刻蚀位于所述核心层顶部以及所述牺牲层露出的目标层上的侧墙材料层，保留位于所述核心层侧壁的侧墙材料层作为掩膜侧墙；形成所述掩膜侧墙后，去除所述核心层；去除所述核心层后，以所述掩膜侧墙为掩膜刻蚀所述目标层，形成目标图形。
[0006]与现有技术相比，本专利技术实施例的技术方案具有以下优点：
[0007]本专利技术实施例提供的形成方法中，形成保形覆盖核心层和目标层的侧墙材料层后，在图形稀疏区中，在相邻所述核心层之间的侧墙材料层上形成牺牲层，随后刻蚀位于所述核心层顶部以及所述牺牲层露出的目标层上的侧墙材料层，保留所述核心层侧壁的侧墙材料层作为掩膜侧墙，所述图形稀疏区中的核心层图形密度(pattern density)小于所述图形密集区中的核心层图形密度，因此，通过在图形稀疏区形成牺牲层，所述牺牲层起到了伪(dummy)核心层的功能，所述牺牲层能够增加所述图形稀疏区的图形密度，因此，在刻蚀位于所述核心层顶部以及所述牺牲层露出的目标层上的侧墙材料层的过程中，使得所述图
形稀疏区和图形密集区的刻蚀环境相接近，从而改善由图形密度引起的刻蚀负载效应(loading effect)，相应提高对侧墙材料层的刻蚀均一性，这有利于使得所述图形稀疏区和图形密集区中的掩膜侧墙的宽度相等，进而提高目标图形的尺寸均一性，使得半导体结构的性能得以提高。
附图说明
[0008]图1至图3是一种半导体结构的形成方法中各步骤对应的结构示意图；
[0009]图4至图14是本专利技术半导体结构的形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
[0010]目前半导体结构的性能有待提高。现结合一种半导体结构的形成方法分析其性能有待提高的原因。
[0011]图1至图3是一种半导体结构的形成方法中各步骤对应的结构示意图。
[0012]参考图1，提供基底(未标示)，包括用于形成目标图形的目标层10，所述基底包括图形稀疏区10a和图形密集区10b，所述图形稀疏区10a中的目标图形密度小于所述图形密集区10b中的目标图形密度。
[0013]作为一种示例，所述目标层10为初始衬底，用于形成衬底和鳍部。
[0014]继续参考图1，在所述目标层10上形成分立的核心层20。
[0015]继续参考图1，形成保形覆盖所述核心层20和目标层10的侧墙材料层30。
[0016]参考图2，刻蚀位于所述核心层20顶部以及所述目标层10上的侧墙材料层30，保留位于所述核心层20侧壁的侧墙材料层30作为掩膜侧墙35。
[0017]参考图3，形成所述掩膜侧墙35后，去除所述核心层20。
[0018]去除所述核心层20后，后续以所述掩膜侧墙35为掩膜，刻蚀所述目标层10，以形成目标图形。例如，刻蚀部分厚度的初始衬底，刻蚀后剩余的初始衬底作为衬底，位于所述衬底上的凸起作为鳍部。
[0019]但是，所述图形稀疏区10a中的核心层20的图形密度，小于所述图形密集区10b中的核心层20的图形密度，因此，在刻蚀所述侧墙材料层30的过程中，所述图形稀疏区10a和图形密集区10b的刻蚀环境不同，相应容易引起刻蚀负载效应，且图形稀疏区10a和图形密集区10b的图形密度差异越大，刻蚀负载效应越严重，从而降低了对侧墙材料层30的刻蚀均一性，导致所述图形稀疏区10a和图形密集区10b中的掩膜侧墙35的宽度不同，进而降低目标图形的尺寸均一性，相应导致半导体结构的性能下降。
[0020]具体地，在刻蚀负载效应的影响下，图形稀疏区10a的掩膜侧墙35宽度大于图形密集区10b的掩膜侧墙35宽度。
[0021]为了解决所述技术问题，本专利技术实施例提供一种半导体结构的形成方法，包括：提供基底，包括用于形成目标图形的目标层，所述基底包括图形稀疏区和图形密集区，所述图形稀疏区中的目标图形密度小于所述图形密集区中的目标图形密度；在所述目标层上形成分立的核心层；形成保形覆盖所述核心层和目标层的侧墙材料层；在所述图形稀疏区中，在相邻所述核心层之间的侧墙材料层上形成牺牲层，且所述牺牲层与位于所述核心层侧壁的
侧墙材料层之间具有间隔；刻蚀位于所述核心层顶部以及所述牺牲层露出的目标层上的侧墙材料层，保留位于所述核心层侧壁的侧墙材料层作为掩膜侧墙；形成所述掩膜侧墙后，去除所述核心层；去除所述核心层后，以所述掩膜侧墙为掩膜刻蚀所述目标层，形成目标图形。
[0022]本专利技术实施例提供的形成方法中，形成保形覆盖核心层和目标层的侧墙材料层后，在图形稀疏区中，在相邻所述核心层之间的侧墙材料层上形成牺牲层，随后刻蚀位于所述核心层顶部以及所述牺牲层露出的目标层上的侧墙材料层，保留所述核心层侧壁的侧墙材料层作为掩膜侧墙，所述图形稀疏区中的核心层图形密度小于所述图形密集区中的核心层图形密度，因此，通过在图形稀疏区形成牺牲层，所述牺牲层起到了伪核心层的功能，所述牺牲层能够增加所述图形稀疏区的图形密度，因此，在刻蚀位于所述核心层顶部以及所述牺牲层露出的目标层上的侧墙材料层的过程中，使得所述图形稀疏区和图本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底，包括用于形成目标图形的目标层，所述基底包括图形稀疏区和图形密集区，所述图形稀疏区中的目标图形密度小于所述图形密集区中的目标图形密度；在所述目标层上形成分立的核心层；形成保形覆盖所述核心层和目标层的侧墙材料层；在所述图形稀疏区中，在相邻所述核心层之间的侧墙材料层上形成牺牲层，且所述牺牲层与位于所述核心层侧壁的侧墙材料层之间具有间隔；刻蚀位于所述核心层顶部以及所述牺牲层露出的目标层上的侧墙材料层，保留位于所述核心层侧壁的侧墙材料层作为掩膜侧墙；形成所述掩膜侧墙后，去除所述核心层；去除所述核心层后，以所述掩膜侧墙为掩膜刻蚀所述目标层，形成目标图形。2.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述掩膜侧墙后，刻蚀所述目标层之前，半导体结构的形成方法还包括：去除所述牺牲层。3.如权利要求2所述的半导体结构的形成方法，其特征在于，在形成所述掩膜侧墙后，去除所述核心层之前，去除所述牺牲层。4.如权利要求1或2所述的半导体结构的形成方法，其特征在于，刻蚀位于所述核心层顶部以及所述牺牲层露出的目标层上的侧墙材料层的步骤中，保留位于所述牺牲层底部的侧墙材料层作为底部残余层；去除所述核心层后，刻蚀所述目标层之前，半导体结构的形成方法还包括：采用各向异性的刻蚀工艺刻蚀所述侧墙材料层和底部残余层，直至去除所述底部残余层。5.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述侧墙材料层的步骤中，位于相邻所述核心层之间的侧墙材料层围成凹槽；形成所述牺牲层的步骤包括：形成保形覆盖所述侧墙材料层的第一牺牲材料层，在所述图形密集区中，所述第一牺牲材料层密封所述凹槽顶部；形成所述第一牺牲材料层后，在所述图形稀疏区中，在所述凹槽的剩余空间中形成顶部牺牲层；去除所述顶部牺牲层露出的第一牺牲材料层，保留所述顶部牺牲层下方的剩余第一牺牲材料层作为底部牺牲层，所述底部牺牲层和顶部牺牲层构成牺牲层。6.如权利要求5所述的半导体结构的形成方法，其特征在于，采用化学气相沉积工艺、炉管工艺、物理气相沉积工艺或原子层沉积工艺形成所述第一牺牲材料层。7.如权利要求5所述的半导体结构的形成方法，其特征在于，形成所述第一牺牲材料层的步骤中，在所述图形密集区中，所述凹槽中的第一牺牲材料层与所述侧墙材料层之间具有孔隙。8.如权利要求5所述的半导体结构的形成方法，其特征在于，形成所述顶部牺牲层的步骤包括：形成覆盖所述第一牺牲材料层的第二牺牲材料层，在所述图形稀疏区中，所述第二牺牲材料层填充所述凹槽的剩余空间；对所述第二牺牲材料层进行平坦化处理，形成露出所述第一牺牲材料层的顶部牺牲层。9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述平坦化处理包括化学
机械研磨处理和回刻蚀处理中的一种或两种。10.如权利要求8...

【专利技术属性】
技术研发人员：郑二虎，唐龙娟，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：