半导体结构及其形成方法技术

一种半导体结构及其形成方法，形成方法包括：提供基底；在基底上形成掩膜层；在掩膜层的侧壁形成补偿侧墙；以掩膜层和补偿侧墙为掩膜，刻蚀基底，形成衬底以及凸出于衬底的鳍部；去除补偿侧墙；去除补偿侧墙后，在鳍部露出的衬底上形成覆盖鳍部部分侧壁的隔离层。本发明专利技术在形成鳍部后，去除补偿侧墙，随后形成隔离层，形成隔离层的制程包括在鳍部之间填充隔离材料层的步骤，通过去除补偿侧墙，使得由掩膜层、鳍部和衬底所围成的开口的顶部开口尺寸较大，因此，在沉积隔离材料层的过程中，易于使隔离材料层填充于开口的底部，降低了隔离材料层在鳍部顶部位置处发生堆积的概率，从而减小隔离材料层对鳍部的挤压力，进而改善鳍部弯曲的问题，使得半导体结构的性能得以提高。使得半导体结构的性能得以提高。使得半导体结构的性能得以提高。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

技术介绍

[0002]在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小。为了适应特征尺寸的减小，MOSFET的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(short-channel effects，SCE)更容易发生。
[0003]因此，为了更好的适应特征尺寸的减小，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极结构对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。

技术实现思路

[0004]本专利技术实施例解决的问题是提供一种半导体结构及其形成方法，提高半导体结构的性能。
[0005]为解决上述问题，本专利技术实施例提供一种半导体结构的形成方法，包括：提供基底；在所述基底上形成掩膜层；在所述掩膜层的侧壁形成补偿侧墙；以所述掩膜层和补偿侧墙为掩膜，刻蚀所述基底，形成衬底以及凸出于所述衬底的鳍部；去除所述补偿侧墙；去除所述补偿侧墙后，在所述鳍部露出的衬底上形成隔离层，所述隔离层覆盖所述鳍部的部分侧壁。
[0006]相应的，本专利技术实施例还提供一种半导体结构，包括：衬底；鳍部，位于所述衬底上；掩膜层，位于所述鳍部顶部；补偿侧墙，位于所述掩膜层露出的所述鳍部顶部，且覆盖所述掩膜层的侧壁，所述补偿侧墙和掩膜层用于作为形成所述鳍部的刻蚀掩膜。
[0007]与现有技术相比，本专利技术实施例的技术方案具有以下优点：
[0008]本专利技术实施例提供的形成方法中，在基底上形成掩膜层后，在所述掩膜层的侧壁形成补偿侧墙，并以掩膜层和补偿侧墙共同作为掩膜，刻蚀所述基底以形成鳍部，形成鳍部之后，去除补偿侧墙，随后在鳍部露出的衬底上形成隔离层，其中，形成隔离层的制程包括在鳍部之间填充隔离材料层的步骤，通过在形成隔离层之前去除补偿侧墙，使得由掩膜层、鳍部和衬底所围成的开口的顶部开口尺寸较大，以便于隔离材料层的填充，因此，在沉积隔离材料层的过程中，易于使隔离材料层填充于所述开口的底部，降低了隔离材料层在鳍部顶部位置处发生堆积的概率，从而减小隔离材料层对鳍部的挤压力，进而改善鳍部弯曲(Fin bending)的问题，使得半导体结构的性能得以提高。
[0009]可选方案中，采用各向同性刻蚀工艺去除所述补偿侧墙，且所述补偿侧墙和基底
之间的刻蚀选择比大于5:1，为了将所述补偿侧墙去除干净，采用各向同性刻蚀工艺去除所述补偿侧墙，选取所述补偿侧墙的材料时，所述补偿侧墙和基底之间的刻蚀选择比大于5:1，所述补偿侧墙和基底之间的刻蚀选择比较高，从而在实现各向同性刻蚀的同时，能够减小对鳍部的顶部宽度尺寸的影响，进而进一步提高半导体结构的性能。
附图说明
[0010]图1至图4是一种半导体结构的形成方法中各步骤对应的结构示意图；
[0011]图5至图12是本专利技术半导体结构的形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
[0012]目前半导体结构的性能有待提高。现结合一种半导体结构的形成方法分析其性能有待提高的原因。
[0013]图1至图4是一种半导体结构的形成方法中各步骤对应的结构示意图。
[0014]参考图1，提供基底10，在所述基底10上形成缓冲层20以及位于所述缓冲层20上的掩膜层30。
[0015]参考图2，以所述掩膜层30为掩膜，依次刻蚀所述缓冲层20和基底10，形成衬底11以及凸出于所述衬底11的鳍部12。
[0016]参考图3，在所述衬底11上形成隔离材料层40，所述隔离材料层40填充于所述鳍部12之间并覆盖所述掩膜层30的顶部。
[0017]参考图4，以所述掩膜层30顶部作为停止位置，对所述隔离材料层40进行平坦化处理；在所述平坦化处理后，回刻蚀部分厚度的所述隔离材料层40，回刻蚀后的剩余隔离材料层40作为隔离层50。
[0018]如图2所示，在形成鳍部12后，所述掩膜层30、鳍部12和衬底11围成开口(未标示)。
[0019]随着集成电路特征尺寸持续减小，相邻鳍部12的间隔(space)不断减小，所述开口的顶部开口尺寸相应较小，即所述开口的深宽比(aspect ratio，AR)相应增大，因此，在形成隔离材料层40时，增大了隔离材料层40迅速填充至开口底部的难度，所述隔离材料层40会先堆积在开口顶部位置处，随着沉积时间，隔离材料层逐渐向开口底部填充。
[0020]因此，所述隔离材料层40容易在鳍部12顶部位置处发生堆积，所述隔离材料层40容易对鳍部12产生挤压力，从而导致鳍部12发生弯曲(如图3所示)。
[0021]为了解决所述技术问题，本专利技术实施例提供一种半导体结构的形成方法，包括：提供基底；在所述基底上形成掩膜层；在所述掩膜层的侧壁形成补偿侧墙；以所述掩膜层和补偿侧墙为掩膜，刻蚀所述基底，形成衬底以及凸出于所述衬底的鳍部；去除所述补偿侧墙；去除所述补偿侧墙后，在所述鳍部露出的衬底上形成隔离层，所述隔离层覆盖所述鳍部的部分侧壁。
[0022]本专利技术实施例提供的形成方法中，在基底上形成掩膜层后，在所述掩膜层的侧壁形成补偿侧墙，并以掩膜层和补偿侧墙共同作为掩膜，刻蚀所述基底以形成鳍部，形成鳍部后，去除补偿侧墙，随后在鳍部露出的衬底上形成隔离层，其中，形成隔离层的制程包括在鳍部之间填充隔离材料层的步骤，通过在形成隔离层之前去除补偿侧墙，使得由掩膜层、鳍
部和衬底所围成的开口的顶部开口尺寸较大，以便于隔离材料层的填充，因此，在沉积隔离材料层的过程中，易于使隔离材料层填充于开口的底部，降低了隔离材料层在鳍部顶部位置处发生堆积的概率，从而减小隔离材料层对鳍部的挤压力，进而改善鳍部弯曲的问题，使得半导体结构的性能得以提高。
[0023]为使本专利技术实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术的具体实施例做详细的说明。
[0024]图5至图12是本专利技术半导体结构的形成方法一实施例中各步骤对应的结构示意图。
[0025]参考图5，提供基底100。
[0026]所述基底100用于为后续形成衬底以及凸出于所述衬底的鳍部做准备。
[0027]本实施例中，所述基底100的材料为硅。在其他实施例中，所述基底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，所述基底还能够为绝缘体上的硅基底或者绝缘体上的锗基底等其他类型的基底。
[0028]本实施例中，所述基底100为一体结构。在本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底；在所述基底上形成掩膜层；在所述掩膜层的侧壁形成补偿侧墙；以所述掩膜层和补偿侧墙为掩膜，刻蚀所述基底，形成衬底以及凸出于所述衬底的鳍部；去除所述补偿侧墙；去除所述补偿侧墙后，在所述鳍部露出的衬底上形成隔离层，所述隔离层覆盖所述鳍部的部分侧壁。2.如权利要求1所述的半导体结构的形成方法，其特征在于，采用各向同性刻蚀工艺去除所述补偿侧墙。3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述补偿侧墙和鳍部之间的刻蚀选择比大于5:1。4.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述补偿侧墙的步骤包括：形成保形覆盖所述掩膜层和基底的侧墙材料层；去除位于所述掩膜层顶部以及基底上的所述侧墙材料层，保留所述掩膜层侧壁的剩余侧墙材料层作为补偿侧墙。5.如权利要求4所述的半导体结构的形成方法，其特征在于，形成所述侧墙材料层的工艺包括原子层沉积工艺、炉管工艺或化学气相沉积工艺。6.如权利要求4所述的半导体结构的形成方法，其特征在于，采用各向异性的刻蚀工艺进行刻蚀，去除位于所述掩膜层顶部以及基底上的所述侧墙材料层。7.如权利要求6所述的半导体结构的形成方法，其特征在于，所述各向异性的刻蚀工艺的纵向刻蚀速率和横向刻蚀速率的比值大于5:1。8.如权利要求6所述的半导体结构的形成方法，其特征在于，去除位于所述掩膜层顶部以及基底上的所述侧墙材料层的步骤中，所述侧墙材料层和所述掩膜层之间的刻蚀选择比大于3:1。9.如权利要求2所述的半导体结构的形成方法，其特征在于，所述补偿侧墙和所述掩膜层之间的刻蚀选择比大于3:1。10.如权利要求2所述的半导体结构的形成方法，其特征在于...

【专利技术属性】
技术研发人员：郑二虎，张海洋，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：