一种半导体结构及其制造方法技术

本发明专利技术提出一种半导体结构及其制造方法，包括：提供一衬底。形成栅极区于衬底上，且栅极区包括第一栅极区和第二栅极区。移除第一栅极区内的栅极结构。形成金属栅极于第一栅极区内。刻蚀第二栅极区内的部分栅极结构。形成阻挡层于第二栅极区内。以及形成多个连接栓于栅极区内，其中部分连接栓位于第一栅极区和第二栅极区上，且部分连接栓位于第一栅极区的两侧。其中，阻挡层的高度与金属栅极的高度相等。本发明专利技术提出的半导体结构及其制造方法，提高了半导体器件在工作过程中的电阻性能。半导体器件在工作过程中的电阻性能。半导体器件在工作过程中的电阻性能。

【技术实现步骤摘要】
一种半导体结构及其制造方法


[0001]本专利技术涉及半导体
，特别涉及一种半导体结构及其制造方法。

技术介绍

[0002]随着半导体技术的发展，对元件的阻值范围提出了更高的要求。然而使用目前的电阻材料以及制造方法容易产生过蚀刻或者蚀刻穿孔的问题。因此，如果避免半导体器件在接触刻蚀过程中产生过刻蚀或者刻蚀穿孔已经成为亟需解决的问题。

技术实现思路

[0003]鉴于上述现有技术的不足，本申请提出一种半导体结构及其制造方法，可以避免半导体器件在接触刻蚀过程中产生过刻蚀或者刻蚀穿孔。
[0004]为实现上述目的及其他目的，本申请提出一种半导体结构的制造方法，包括：提供一衬底；形成栅极区于所述衬底上，且所述栅极区包括第一栅极区和第二栅极区；移除所述第一栅极区内的栅极结构；形成金属栅极于所述第一栅极区内；刻蚀所述第二栅极区内的部分栅极结构；形成阻挡层于所述第二栅极区内；以及形成多个连接栓于所述栅极区内，其中部分所述连接栓位于所述第一栅极区和所述第二栅极区上，且部分所述连接栓位于所述第一栅极区的两侧；其中，所述阻挡层的高度与所述金属栅极的高度相等。
[0005]可选地，所述衬底表面还包括第一掺杂区和第二掺杂区，且所述第一掺杂区和所述第二掺杂区设置在第一栅极结构中心轴线的两侧。
[0006]可选地，所述栅极结构包括衬垫层和多晶层，且所述衬垫层设置在所述多晶层上。
[0007]可选地，所述移除所述第一栅极区内的栅极结构包括：形成光阻层于所述第二栅极区上；刻蚀所述第一栅极结构中的所述衬垫层；以及去除所述第一栅极结构中的所述多晶层。
[0008]可选地，所述形成阻挡层于所述第二栅极区内，包括：沉积所述阻挡层于所述栅极结构上；去除所述阻挡层上表面的凸起部；以及去除所述金属栅极上表面所在平面之上的所述阻挡层。
[0009]可选地，所述刻蚀所述第二栅极区内的部分栅极结构后，以形成凹槽，且所述阻挡层设置在所述凹槽内。
[0010]可选地，所述阻挡层的材料为氮化钛。
[0011]可选地，多个所述连接栓相互平行设置。
[0012]可选地，所述连接栓连接所述第二栅极区内的所述阻挡层。
[0013]本申请还提出一种半导体结构，包括：衬底；栅极区，设置在所述衬底上，且所述栅极区包括第一栅极区和第二栅极区；金属栅极，设置在所述第一栅极区内；阻挡层，设置在所述第二栅极区内；以及多个连接栓，设置在所述栅极区内，其中部分所述连接栓位于所述第一栅极区和所述第二栅极区上，且部分所述连接栓位于所述第一栅极区的两侧；其中，所述阻挡层的高度与所述金属栅极的高度相等。
[0014]综上所述，本申请提出一种半导体结构及其制造方法，可以减少氮化钛电阻与栅极、源极以及漏极之间的高度差，避免半导体器件在接触刻蚀过程中产生过刻蚀或者刻蚀穿孔的问题，提高了半导体器件在工作过程中的电阻性能。
附图说明
[0015]图1为本申请在一实施例中的半导体结构的制造方法流程示意图。
[0016]图2为本申请在一实施例中的衬底结构示意图。
[0017]图3为本申请在一实施例中的步骤S3流程示意图。
[0018]图4为本申请在一实施例中的光阻层示意图。
[0019]图5为本申请在一实施例中的衬垫层刻蚀示意图。
[0020]图6为本申请在一实施例中的多晶层去除示意图。
[0021]图7为本申请在一实施例中的金属层示意图。
[0022]图8为本申请在一实施例中的金属栅极示意图。
[0023]图9为本申请在一实施例中的金属栅极刻蚀示意图。
[0024]图10为本申请在一实施例中的部分栅极结构刻蚀示意图。
[0025]图11为本申请在一实施例中的步骤S6流程示意图。
[0026]图12为本申请在一实施例中的阻挡层示意图一。
[0027]图13为本申请在一实施例中的阻挡层示意图二。
[0028]图14为本申请在一实施例中的阻挡层示意图三。
[0029]图15为本申请在一实施例中的连接栓示意图。
[0030]图16为本申请在一实施例中的半导体结构示意图。
[0031]附图标记说明：10
ꢀꢀꢀꢀꢀꢀꢀꢀ
衬底；20
ꢀꢀꢀꢀꢀꢀꢀꢀ
掺杂区；201
ꢀꢀꢀꢀꢀꢀꢀ
第一掺杂区；202
ꢀꢀꢀꢀꢀꢀꢀ
第二掺杂区；30
ꢀꢀꢀꢀꢀꢀꢀꢀ
栅极区；301
ꢀꢀꢀꢀꢀꢀꢀ
第一栅极区；302
ꢀꢀꢀꢀꢀꢀꢀ
第二栅极区；40
ꢀꢀꢀꢀꢀꢀꢀꢀ
栅极结构；
401
ꢀꢀꢀꢀꢀꢀꢀ
第一栅极结构；402
ꢀꢀꢀꢀꢀꢀꢀ
第二栅极结构；4001
ꢀꢀꢀꢀꢀꢀ
衬垫层；4002
ꢀꢀꢀꢀꢀꢀ
多晶层；4003
ꢀꢀꢀꢀꢀꢀ
金属层；4004
ꢀꢀꢀꢀꢀꢀ
金属栅极；50
ꢀꢀꢀꢀꢀꢀꢀꢀ
凹槽；60
ꢀꢀꢀꢀꢀꢀꢀꢀ
介质层；70
ꢀꢀꢀꢀꢀꢀꢀꢀ
光阻层；80
ꢀꢀꢀꢀꢀꢀꢀꢀ
阻挡层；90
ꢀꢀꢀꢀꢀꢀꢀꢀ
连接栓；901
ꢀꢀꢀꢀꢀꢀꢀ
第一连接栓；902
ꢀꢀꢀꢀꢀꢀꢀ
第二连接栓；903
ꢀꢀꢀꢀꢀꢀꢀ
第三连接栓；904
ꢀꢀꢀꢀꢀꢀꢀ
第四连接栓。
具体实施方式
[0032]以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。
[0033]需要说明的是，本实施例中所提供的图示仅以示意方式说明本专利技术的基本构想，遂图式中仅显示与本专利技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
[0034]本申请提出一种半导体结构及其制造方法，以避免半导体器件在接触刻蚀过程中产生过刻蚀以及刻蚀穿孔的问题。
[0035]请参阅图1，图1为本申请在一实施例中的半导体结构的制造方法流程示意图。本申请提出一种半导体结构的制造方法，在本实施例中，半导体结构的制造方法可以包括以下步骤：S1、提供一衬底；S2、形成栅极区于所述衬底上，且所述栅极区包括第一栅极区和第二栅极区；S3、移除所述第一栅极区内的栅极结构；S4、形成金属栅极于所述第一栅极区内；S5、刻蚀所述第二栅极区内的部分栅极结构；S6、形成阻挡层于所述第二栅极区内；S7、形成多个连接栓于所述栅极区内。
[0036]请参阅图2，图2为本申请在一实施例中的衬本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的制造方法，其特征在于，包括：提供一衬底；形成栅极区于所述衬底上，且所述栅极区包括第一栅极区和第二栅极区；移除所述第一栅极区内的栅极结构；形成金属栅极于所述第一栅极区内；刻蚀所述第二栅极区内的部分栅极结构；形成阻挡层于所述第二栅极区内；以及形成多个连接栓于所述栅极区内，其中部分所述连接栓位于所述第一栅极区和所述第二栅极区上，且部分所述连接栓位于所述第一栅极区的两侧；其中，所述阻挡层的高度与所述金属栅极的高度相等。2.根据权利要求1所述的半导体结构的制造方法，其特征在于：所述衬底表面还包括第一掺杂区和第二掺杂区，且所述第一掺杂区和所述第二掺杂区设置在第一栅极结构中心轴线的两侧。3.根据权利要求1所述的半导体结构的制造方法，其特征在于：所述栅极结构包括衬垫层和多晶层，且所述衬垫层设置在所述多晶层上。4.根据权利要求3所述的半导体结构的制造方法，其特征在于：所述移除所述第一栅极区内的栅极结构包括：形成光阻层于所述第二栅极区上；刻蚀所述第一栅极结构中的所述衬垫层；以及去除所述第一栅极结构中的所述多晶层。5.根据权利要求1所述的半导体结构的制造方法...

【专利技术属性】
技术研发人员：郭哲劭，林智伟，郑志成，
申请(专利权)人：晶芯成北京科技有限公司，
类型：发明
国别省市：