晶体管器件制造方法技术

本发明专利技术涉及晶体管器件制造方法，涉及半导体集成电路技术，在包括核心器件和输入输出器件的晶体管器件制造过程中，由场氧化层在半导体衬底上隔离出核心器件区域的有源区和输入输出器件区域的有源区，通过用掩膜层将核心器件区域的有源区显开，而在核心器件区域的有源区内形成栅极环绕的栅极结构，在输入输出器件区域的有源区内形成的鳍式栅极结构，如此可改善核心器件的短沟道效应，且输入输出器件的鳍式栅极结构的栅介质层的厚度不受栅极环绕的栅极结构的沟道线体之间的间距的影响，而使得在改善核心器件的短沟道效应的基础上输入输出器件的导通电流和关断电流性能不受影响。出器件的导通电流和关断电流性能不受影响。出器件的导通电流和关断电流性能不受影响。

【技术实现步骤摘要】
晶体管器件制造方法


[0001]本专利技术涉及半导体集成电路技术，尤其涉及一种晶体管器件制造方法。

技术介绍

[0002]现有先进逻辑芯片中，通常包括n型场效应晶体管(FET)即nFET和p型场效应晶体管即pFET，且通常包括作为核心(Core)器件的nFET和pFET以及作为输入输出(I/O) 器件的nFET和pFET。请参阅图1，图1为现有的晶体管器件结构示意图，如图1所示，在半导体衬底100上形成有场氧化层101，场氧化层101通常采用浅沟槽隔离(STI) 工艺形成。场氧化层101隔离出有源区，有源区包括核心(Core)器件区域的有源区和输入输出(I/O)器件区域的有源区，核心器件区域的有源区中形成有核心器件，输入输出器件区域的有源区中形成有输入输出器件。如图1所示，在核心(Core)器件区域的有源区中形成有核心nFET的栅极结构131和核心pFET的栅极结构141，在输入输出(I/O)器件区域的有源区中形成有输入输出nFET的栅极结构111和输入输出pFET 的栅极结构121。每一所述栅极结构包括多晶硅栅112、由氮化层113和氧化层1本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种晶体管器件制造方法，其特征在于，包括：S1：提供一半导体衬底，在半导体衬底上形成场氧化层，场氧化层隔离出有源区，有源区包括核心器件区域的有源区和输入输出器件区域的有源区，核心器件区域的有源区用于形成核心器件，输入输出器件区域的有源区用于形成输入输出器件；S2：在所述半导体衬底表面形成外延层，外延层包括锗硅外延层和硅外延层形成的至少一个叠加层；S3：进行光刻刻蚀形成具有条状结构的多个鳍体，多个鳍体包括位于输入输出器件区域的鳍体以及位于核心器件区域的鳍体，各鳍体平行排列；S4：在所述半导体衬底上形成第一绝缘层，第一绝缘层将多个鳍体的底部之间彼此隔离；S5：形成多晶硅层，进行光刻刻蚀形成多条多晶硅栅，所述多晶硅栅覆盖鳍体的部分的顶部表面和侧面，所述多晶硅栅覆盖的鳍体的区域用于形成沟道区，在多晶硅栅的两侧形成侧墙；S6：在鳍体上形成源极和漏极，源极和漏极位于多晶硅栅的两侧；S7：形成层间介质层，并进行平坦化工艺，去除多晶硅栅；S8：形成掩膜层，并曝光显影，将核心器件区域显开，将输入输出器件区域用掩膜层保护起来；S9：进行锗硅刻蚀工艺，去除核心器件区域内的鳍体内的锗硅外延层，形成由硅外延层形成的线体；S10：去除掩膜层，形成栅介质层，栅介质层包覆线体的周侧、输入输出器件区域的鳍体的表面及裸露的第一绝缘层和半导体材料的表面，形成功函数层，功函数层覆盖栅介质层的表面，并填充同一鳍体上的栅介质层之间的间隙；以及S11：形成金属栅，金属栅填充多晶硅栅的去除区域，使金属栅与位于核心器件区域的线体、栅介质层和功函数层形成栅极环绕的栅极结构，金属栅与位于输入输出器件区域的鳍体、栅介质层和功函数层...

【专利技术属性】
技术研发人员：翁文寅，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：