本发明专利技术公开了一种半导体器件的保护装置及保护方法，所述半导体器件的保护装置包括：第一阻挡环，环绕所述半导体器件，且所述半导体器件位于所述第一阻挡环的中心位置；第二阻挡环，同心环绕所述第一阻挡环，且所述第一阻挡环和所述第二阻挡环之间通过介质隔离；第一测试电路，两端与所述第一阻挡环电性连接；以及第二测试电路，两端与所述第二阻挡环电性连接。通过本发明专利技术提供的一种半导体器件的保护装置及保护方法，能够提高可靠性测试的准确性。能够提高可靠性测试的准确性。能够提高可靠性测试的准确性。
【技术实现步骤摘要】
一种半导体器件的保护装置及保护方法
[0001]本专利技术属于半导体
，特别涉及一种半导体器件的保护装置及保护方法。
技术介绍
[0002]半导体器件在制作完成后，需要对其性能进行相关测试，例如电迁移测试和金属介质层时间相关介质击穿测试，以确定制程的可靠性。一般需要封装后进行测试，涉及到封装必然会对晶圆进行切割。在半导体技术进入90nm节点后，后段所使用的高介电常数介质被低介电常数材料替代，低介电常数材料对应力比较敏感，在切割晶圆时对所需测试的半导体器件产生影响，不能正确地评估制程可靠性。
技术实现思路
[0003]本专利技术的目的在于提供一种半导体器件的保护装置及保护方法，通过本专利技术提供的一种半导体器件的保护装置及保护方法，可以减少半导体器件的应力损伤，且减少封装切割后半导体器件的完整性，提高评估的可靠性。
[0004]为解决上述技术问题，本专利技术是通过以下技术方案实现的：本专利技术提供一种半导体器件的保护装置，其至少包括：第一阻挡环，环绕所述半导体器件，且所述半导体器件位于所述第一阻挡环的中心位置；第二阻挡环，同心环绕所述第一阻挡环，且所述第一阻挡环和所述第二阻挡环之间通过介质隔离；第一测试电路，两端与所述第一阻挡环电性连接；以及第二测试电路，两端与所述第二阻挡环电性连接。
[0005]在本专利技术一实施例中，所述第一阻挡环包括多层金属层，且所述多层金属层之间通过第一导电插塞连接。
[0006]在本专利技术一实施例中，所述第二阻挡环包括多层金属层，且所述多层金属层之间通过第二导电插塞连接，所述第一导电插塞和所述第二导电插塞交错排列。
[0007]在本专利技术一实施例中，所述保护装置包括第三阻挡环，且所述第三阻挡环同心环绕所述第二阻挡环，且所述第二阻挡环和所述第三阻挡环之间通过介质隔离。
[0008]在本专利技术一实施例中，所述第三阻挡环包括多层金属层，所述多层金属层之间通过第三导电插塞连接，且所述第三导电插塞连接与所述第一导电插塞平行设置。
[0009]在本专利技术一实施例中，所述保护装置包括多个阻挡环，且所述多个阻挡环依次同心环绕所述第三阻挡环，且所述阻挡环之间通过介质隔离。
[0010]在本专利技术一实施例中，所述第一测试电路包括第一金属焊点和第一金属线，且所述第一金属线设置在所述金属层中。
[0011]在本专利技术一实施例中，所述第二测试电路包括第二金属焊点和第二金属线，且所述第二金属线与所述第一金属线设置在不同所述金属层中。
[0012]本专利技术还提供的一种半导体结构，包括：半导体器件；以及保护装置，环绕所述半导体器件设置，且所述保护装置包括：第一阻挡环，环绕所述半导体器件；第二阻挡环，环绕所述第一阻挡环，且所述第一阻挡环和所述第二阻挡环之间通过介质隔离；第一测试电路，两端与所述第一阻挡环电性连接；第二测试电路，两端与所述第二阻挡电性环连接。
[0013]本专利技术提供的一种半导体器件的保护方法，包括以下步骤：在所述半导体器件外设置第一阻挡环，且第一阻挡环环绕所述半导体器件；在所述第一阻挡环外设置第二阻挡环，且所述第二阻挡环环绕所述第一阻挡环，所述第二阻挡环和所述第一阻挡环之间通过介质隔离；在所述第一阻挡环外设置第一测试电路，且所述第一测试电路两端电性连接所述第一阻挡环；在所述第二阻挡环外设置第二测试电路，且所述第二测试电路两端电性连接所述第二阻挡环；以及在所述第一测试电路和所述第二测试电路施加不同电压，测试所述介质的击穿电压，以确认所述半导体器件是否完好。
[0014]本专利技术提供的一种半导体器件的保护装置及保护方法，通过在半导体器件外设置多个环绕的阻挡环，可以减少应力对半导体器件的损伤。通过设置阻挡环包括多层金属层，多层金属层通过介质层隔离，且介质层上设置通孔，形成导电插塞，以连接多层金属层。通过奇偶层阻挡环上的导电插塞交错排列，多层阻挡环形成金属墙，可有效分散和降低切割应力。通过将第一测试电路和第二测试电路设置在不同阻挡环上，且设置于不同金属层上，测试电路之间绝缘性良好，且第一阻挡环和第二阻挡环及其间介质形成一个电容，对第一测试电路和第二测试电路施加梯度电压，测量介质的击穿电压，从而确定半导体器件的完好。综上所述，通过本专利技术提供一种半导体器件的保护装置及保护方法，可保护半导体器件不受封装及切割应力的损伤，以提高制程评估的可靠性。
[0015]当然，实施本专利技术的任一产品并不一定需要同时达到以上所述的所有优点。
附图说明
[0016]为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0017]图1为一实施例中保护装置示意图。
[0018]图2为图1沿A
‑
A方向的剖面图。
[0019]图3为图1沿B
‑
B方向的剖面图。
[0020]图4为图1沿C方向的剖面图。
[0021]图5为一实施例中第一测试电路示意图。
[0022]图6为一实施例中第二测试电路示意图。
[0023]图7为图5沿D方向的剖面图。
[0024]图8为图6沿E方向的剖面图。
[0025]图9为图5沿D方向的另一剖面图。
[0026]图10为图6沿E方向的另一剖面图。
[0027]标号说明：1半导体器件；2第一测试电路；3第二测试电路；4第一阻挡环；5第二阻挡环；6第三阻挡环；7第一金属焊点；8第一金属线；9第二金属焊点；10第二金属线；11第三金属焊点；12第四金属焊点；13通孔；14介质；15第一介质层；16第一金属层；17第二介质层；18第一开口；19第二开口；41第一层金属；51第一层金属；61第一层金属；62第二层金属；63第三层金属；64第四层金属；65第五层金属；6n中间金属层；6n
‑
1金属层。
具体实施方式
[0028]以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。
[0029]需要说明的是，本实施例中所提供的图示仅以示意方式说明本专利技术的基本构想，遂图式中仅显示与本专利技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
[0030]在本专利技术中，需要说明的是，如出现术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等，其所指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种半导体器件的保护装置，其特征在于，包括：第一阻挡环，环绕所述半导体器件，且所述半导体器件位于所述第一阻挡环的中心位置；第二阻挡环，同心环绕所述第一阻挡环，且所述第一阻挡环和所述第二阻挡环之间通过介质隔离；第一测试电路，两端与所述第一阻挡环电性连接；以及第二测试电路，两端与所述第二阻挡环电性连接。2.根据权利要求1所述的半导体器件的保护装置，其特征在于，所述第一阻挡环包括多层金属层，且所述多层金属层之间通过第一导电插塞连接。3.根据权利要求2所述的半导体器件的保护装置，其特征在于，所述第二阻挡环包括多层金属层，且所述多层金属层之间通过第二导电插塞连接，所述第一导电插塞和所述第二导电插塞交错排列。4.根据权利要求3所述的半导体器件的保护装置，其特征在于，所述保护装置包括第三阻挡环，且所述第三阻挡环同心环绕所述第二阻挡环，且所述第二阻挡环和所述第三阻挡环之间通过介质隔离。5.根据权利要求4所述的半导体器件的保护装置，其特征在于，所述第三阻挡环包括多层金属层，所述多层金属层之间通过第三导电插塞连接，且所述第三导电插塞连接与所述第一导电插塞平行设置。6.根据权利要求5所述的半导体器件的保护装置，其特征在于，所述保护装置包括多个阻挡环，且所述多个阻挡环依次同心环绕所述第三阻挡环，且所述阻挡环之间通过介质隔离。7.根据权利要...
【专利技术属性】
技术研发人员：黄彪子，田文星，宋佳华，
申请(专利权)人：晶芯成北京科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。