半导体结构及其形成方法技术

一种半导体结构及其形成方法，形成方法包括：提供基底，基底包括器件区和伪器件区，基底包括隔离层、位于隔离层上的栅极结构、位于栅极结构上的第一掩膜层、位于栅极结构之间隔离层上的源漏插塞以及位于源漏插塞上第二掩膜层。本发明专利技术实施例，分别去除伪器件区上的第一掩膜层和第二掩膜层，相应的，第一开口和第二开口分别露出伪器件区中的栅极结构和源漏插塞，在同一步骤中去除第一开口露出的栅极结构以及第二开口露出的源漏插塞，第一开口底部的栅极凹槽和第二开口底部的源漏凹槽同时形成，相应的能够在同一步骤中在栅极凹槽和源漏凹槽中形成介电层，介电层能够同时阻断栅极结构和源漏插塞，有利于简化半导体结构的形成工艺。艺。艺。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

技术介绍

[0002]随着集成电路制造技术的不断发展，人们对集成电路的集成度和性能的要求变得越来越高。为了提高集成度，降低成本，元器件的关键尺寸不断变小，集成电路内部的电路密度越来越大，这种发展使得晶圆表面无法提供足够的面积来制作所需要的互连线。
[0003]为了满足关键尺寸缩小过后的互连线所需，目前不同金属层或者金属层与基底的导通是通过互连结构实现的。互连结构包括互连线和形成于接触开口内的接触孔插塞。接触孔插塞与半导体器件相连接，互连线实现接触孔插塞之间的连接，从而构成电路。
[0004]晶体管结构内的接触孔插塞包括位于栅极结构表面的栅极接触孔插塞，用于实现栅极结构与外部电路的连接，还包括位于源漏掺杂层表面的源漏接触孔插塞，用于实现源漏掺杂层与外部电路的连接。
[0005]目前，为实现晶体管面积的进一步缩小，引入了有源栅极接触孔插塞(Contact Over Active Gate，COAG)工艺。与传统的栅极接触孔插塞位于隔离区域的栅极结构上方相比，COAG工艺能够把栅极接触孔插塞做到有源区(Active Area，AA)的栅极结构上方，从而进一步节省芯片的面积。

技术实现思路

[0006]本专利技术实施例解决的问题是提供一种半导体结构及其形成方法，优化半导体结构的电学性能。
[0007]为解决上述问题，本专利技术实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括器件区和伪器件区，所述基底包括隔离层、位于所述隔离层上的栅极结构、位于所述栅极结构上的第一掩膜层、位于所述栅极结构之间所述隔离层上的源漏插塞以及位于所述源漏插塞上第二掩膜层；去除所述伪器件区的所述栅极结构上的所述第一掩膜层，在所述第一掩膜层中形成露出所述栅极结构的第一开口；去除所述伪器件区的所述源漏插塞上的所述第二掩膜层，在所述第二掩膜层中形成露出所述源漏插塞的第二开口；以剩余的所述第一掩膜层和第二掩膜层为掩膜去除所述第一开口露出的所述栅极结构以及第二开口露出的所述源漏插塞，在所述第一开口底部形成栅极凹槽，在所述第二开口底部形成源漏凹槽；在所述栅极凹槽和源漏凹槽中形成介电层。
[0008]可选的，采用干法刻蚀工艺去除所述伪器件区的所述栅极结构上的所述第一掩膜层。
[0009]可选的，去除所述伪器件区的所述栅极结构上的所述第一掩膜层的步骤中，所述第一掩膜层的被刻蚀速率大于所述第二掩膜层的被刻蚀速率。
[0010]可选的，所述第一掩膜层的材料包括氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种。
[0011]可选的，采用干法刻蚀工艺去除所述伪器件区的所述源漏插塞上的所述第二掩膜层。
[0012]可选的，去除所述伪器件区的所述源漏插塞上的所述第二掩膜层的步骤中，所述第二掩膜层的被刻蚀速率大于所述第一掩膜层的被刻蚀速率。
[0013]可选的，所述第二掩膜层的材料包括氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种。
[0014]可选的，去除所述伪器件区的所述源漏插塞上的所述第一掩膜层，形成第一开口的步骤包括：形成覆盖所述器件区且露出所述伪器件区中所述第一掩膜层的第一遮挡层；以所述第一遮挡层为掩膜去除所述伪器件区中的所述第一掩膜层；所述半导体结构的形成方法还包括：去除所述伪器件区中的所述第一掩膜层后，去除所述第一遮挡层。
[0015]可选的，形成所述第一开口；形成所述第一开口后，形成所述第二开口；去除所述伪器件区的所述源漏插塞上的所述第二掩膜层，形成第二开口的步骤包括：形成覆盖所述第一开口和器件区且露出所述伪器件区中第二掩膜层的第二遮挡层；以所述第二遮挡层为掩膜去除所述伪器件区中的所述第二掩膜层；所述半导体结构的形成方法还包括：去除所述伪器件区中的所述第二掩膜层后，去除所述第二遮挡层。
[0016]可选的，以剩余的所述第一掩膜层和第二掩膜层为掩膜采用干法刻蚀工艺去除所述第一开口露出的所述栅极结构以及第二开口露出的所述源漏插塞。
[0017]可选的，以所述第一掩膜层和第二掩膜层为掩膜去除所述第一开口露出的所述栅极结构以及第二开口露出的所述源漏插塞的工艺参数包括：刻蚀气体包括CH3F和SF6中的一种或两种；刻蚀气体的流量为50sccm至500sccm；辅助气体包括O2；腔室压强为5mToor至200mToor；刻蚀功率为50W至500W。
[0018]可选的，提供基底的步骤中，所述基底还包括：衬底；鳍部，位于所述衬底上；所述隔离层，位于所述鳍部侧部的所述衬底上，且所述隔离层覆盖所述鳍部的部分侧壁；所述栅极结构在所述隔离层上横跨所述鳍部，且覆盖所述鳍部的部分顶壁和部分侧壁；所述基底还包括：源漏掺杂层，位于所述栅极结构两侧的所述鳍部中；所述源漏插塞位于所述源漏掺杂层的顶部；所述基底还包括：层间介质层，位于所述栅极结构侧部的所述源漏掺杂层上，且所述层间介质层的顶面低于或齐平于所述栅极结构的顶面。
[0019]可选的，所述半导体结构的形成方法还包括：形成所述介电层后，在所述栅极结构的顶部形成栅极插塞。
[0020]可选的，所述栅极结构的材料包括金属。
[0021]相应的，本专利技术实施例还提供一种半导体结构，包括：基底，所述基底包括器件区和伪器件区，所述基底包括隔离层、位于所述隔离层上的栅极结构、位于所述栅极结构上的第一掩膜层、位于所述栅极结构之间所述隔离层上的源漏插塞以及位于所述源漏插塞上第二掩膜层；第一开口，位于所述第一掩膜层中，所述第一开口露出所述伪器件区的所述栅极结构；第二开口，位于所述第二掩膜层中，所述第二开口露出所述伪器件区的所述源漏插塞。
[0022]可选的，所述第一掩膜层的材料包括氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种。
[0023]可选的，所述第二掩膜层的材料包括氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧
化硅、氮化硼和碳氮化硼中的一种或多种。
[0024]可选的，所述基底还包括：衬底；鳍部，位于所述衬底上；所述隔离层，位于所述鳍部侧部的所述衬底上，所述隔离层覆盖所述鳍部的部分侧壁；所述栅极结构在所述隔离层上横跨所述鳍部，且覆盖所述鳍部的部分顶壁和部分侧壁；所述基底还包括：源漏掺杂层，位于所述栅极结构两侧的所述鳍部中；所述源漏插塞位于所述源漏掺杂层的顶部；所述基底还包括：层间介质层，位于所述栅极结构侧部的所述源漏掺杂层上，且所述层间介质层的顶面低于或齐平于所述栅极结构的顶面。
[0025]可选的，所述栅极结构的材料包括金属。
[0026]与现有技术相比，本专利技术实施例的技术方案具有以下优点：
[0027]本专利技术实施例所提供的半导体结构的形成方法中，所述基底包括器件区和伪器件区，所述基底包括隔离层、位于所述隔离层上的栅极结构、位于所述栅极结构上的第一掩膜层、位于所述栅极结构之间本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底包括器件区和伪器件区，所述基底包括隔离层、位于所述隔离层上的栅极结构、位于所述栅极结构上的第一掩膜层、位于所述栅极结构之间所述隔离层上的源漏插塞以及位于所述源漏插塞上第二掩膜层；去除所述伪器件区的所述栅极结构上的所述第一掩膜层，在所述第一掩膜层中形成露出所述栅极结构的第一开口；去除所述伪器件区的所述源漏插塞上的所述第二掩膜层，在所述第二掩膜层中形成露出所述源漏插塞的第二开口；以剩余的所述第一掩膜层和第二掩膜层为掩膜去除所述第一开口露出的所述栅极结构以及第二开口露出的所述源漏插塞，在所述第一开口底部形成栅极凹槽，在所述第二开口底部形成源漏凹槽；在所述栅极凹槽和源漏凹槽中形成介电层。2.如权利要求1所述的半导体结构的形成方法，其特征在于，采用干法刻蚀工艺去除所述伪器件区的所述栅极结构上的所述第一掩膜层。3.如权利要求1所述的半导体结构的形成方法，其特征在于，去除所述伪器件区的所述栅极结构上的所述第一掩膜层的步骤中，所述第一掩膜层的被刻蚀速率大于所述第二掩膜层的被刻蚀速率。4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一掩膜层的材料包括氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种。5.如权利要求1所述的半导体结构的形成方法，其特征在于，采用干法刻蚀工艺去除所述伪器件区的所述源漏插塞上的所述第二掩膜层。6.如权利要求1所述的半导体结构的形成方法，其特征在于，去除所述伪器件区的所述源漏插塞上的所述第二掩膜层的步骤中，所述第二掩膜层的被刻蚀速率大于所述第一掩膜层的被刻蚀速率。7.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二掩膜层的材料包括氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种。8.如权利要求1所述的半导体结构的形成方法，其特征在于，去除所述伪器件区的所述源漏插塞上的所述第一掩膜层，形成第一开口的步骤包括：形成覆盖所述器件区且露出所述伪器件区中所述第一掩膜层的第一遮挡层；以所述第一遮挡层为掩膜去除所述伪器件区中的所述第一掩膜层；所述半导体结构的形成方法还包括：去除所述伪器件区中的所述第一掩膜层后，去除所述第一遮挡层。9.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一开口；形成所述第一开口后，形成所述第二开口；去除所述伪器件区的所述源漏插塞上的所述第二掩膜层，形成第二开口的步骤包括：形成覆盖所述第一开口和器件区且露出所述伪器件区中第二掩膜层的第二遮挡层；以所述第二遮挡层为掩膜去除所述伪器件区中的所述第二掩膜层；所述半导体结构的形成方法还包括：去除所述伪器件区中的所述第二掩膜层后，去除所述第二遮挡层。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，以剩余的所述第一掩膜层和第二掩膜层为掩膜...

【专利技术属性】
技术研发人员：王楠，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：