具有对准标记的半导体器件的制造方法技术

一种通过绝缘膜在导电性基底表面上形成导电性薄膜的半导体器件的对准方法，其特征在于包括：在所述绝缘膜上至少形成两个露出所述基底表面的开孔的步骤；在所述开孔内选择地沉积导电材料，在所述开孔中至少一个内形成台阶差的步骤；以及至少在所述绝缘膜上形成所述导电性薄膜的步骤；并且利用所述台阶差进行对准。（*该技术在2011年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及在各类电子仪器上装载的存储器、光电转换装置、信号处理装置等半导体器件的制造方法，特别涉及具有对准标记结构特征的半导体器件的制造方法。在已有的半导体器件中，在对布线层进行刻制图形时，把预先设置在预定位置的凹陷部位作为标记进行自动掩模套合(自动对准)，来提高刻图的精度。例如，具有CMOS晶体管的已有半导体器件，在衬底1主面预定位置的氧化膜2、4上通过选择性腐蚀除去一部分氧化膜，使Si表面露出后，在包括该部分即主标记部位6的整个衬底主面上，覆盖金属膜9，以便在该金属膜上部形成相应于该主标记部位6形状的凹陷部位10。对于如附图说明图1所示形成的凹陷处，用激光照射，且利用检测其反射信号所得到的检测数据，或者用TV-AA(电视自动对准)等图象处理方法的数据处理，作自动掩模套合，以此对上述金属膜进行刻图，形成所要求图形的布线图。然而，象这样公知的半导体器件，利用如W的CVD等金属膜沉积技术，使上述金属膜成膜时，作为布线层若要得到必须的膜厚，则依据该技术特点的选择生长性，在用于自动掩模套合的对准标记的主标记部位及其周围沉积的所有面的金属膜被整平了。由于没有形成对应于上述主标记部位本文档来自技高网...

【技术保护点】
一种通过绝缘膜在导电性基底表面上形成导电性薄膜的半导体器件的对准方法，其特征在于包括：在所述绝缘膜上至少形成两个露出所述基底表面的开孔的步骤；在所述开孔内选择地沉积导电材料，在所述开孔中的至少一个内形成台阶差的步骤；以及至少在所 述绝缘膜上形成所述导电性薄膜的步骤：并且利用所述台阶差进行对准。

【技术特征摘要】
JP 1990-6-29 169949/90;JP 1990-6-29 169948/901.一种通过绝缘膜在导电性基底表面上形成导电性薄膜的半导体器件的对准方法，其特征在于包括在所述绝缘膜上至少形成两个露出所述基底表面的开孔的步骤；在所述开孔内选择地沉积导电材料，在所述开孔中的至少一个内形成台阶差的步骤；以及至少在所述绝缘膜上形成所述导电性薄膜的步骤并且利用所述台阶差进行对准。2.一种具有通过绝缘膜在导电性基底表面上设置的布线层的半导体器件的制造方法，其特征在于包括在所述绝缘膜上至少形成两个露出所述基底表面的开孔的步骤;在所述开孔内选择地沉积导电材料，在所述开孔中的至少一个内形成台阶差的步骤;用于至少在所述绝缘膜上形成所述布线层的导电性薄膜的形成步骤;以及对所述导电性薄膜进行刻图形成所述布线层的步骤。3.一种根据权利要求2的半导体器件的制造方法，其特征在于，在所述形成开孔的步骤中，把为了形成台阶差的开孔的平面面积做成不同于其它开孔的平面面积。4.一种根据权利要求3的半导体器件的制造方法，其特征在于，当其它开孔内形成的导电体与绝缘膜平齐时，即停止向用于形成所述台阶差的开孔内沉...

【专利技术属性】
技术研发人员：冈部隆彦，玄三，原浩，
申请(专利权)人：佳能株式会社，
类型：发明
国别省市：JP[日本]