半导体元件的电极制造技术

一种直接与半导体元件的半导体区域相连的电极，其形状基本为方柱形。将与所述电极与半导体区域相接触的表面的一个边的长度定义为Ｌ，另一边定义为Ｗ，基本上与所述表面垂直相交方向上的长度定义为Ｈ，则使Ｌ、Ｗ、Ｈ满足Ｌ＞Ｈ＞Ｗ的关系式。（*该技术在2013年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及半导体集成电路器件的电极结构。近年来，为制备高集成度的半导体电路器件，已要求开发微细加工的实用的半导体功能元件，诸如其栅长的亚微量米量级的MOS晶体管。更具体地说，对栅长为0.8μm的MOS晶体管，其元件所占有的面积大约为20μm2，其结构适合于更高的集成度。然而，即使半导体功能元件可以更精细地加工以实现更高的集成高度，也难于在保持高成品率的同时，得到所期望的好的特性。这一点在现有技术中已被考虑成是有关半导体功能元件构成的问题。也就是说，人们已深刻地认识到;如何能稳定地制成动作性能良好的元件是改进成品率的关键。本专利技术者对于元件结构或元件形成工艺进行了深入研究，已经发现，通过构成一具有巧妙构思的电极结构，可大大提高成品率，使其性能在很大程度上得以改善。附图说明图11A、11B和11C是解释上述现有技术实例MOSFET结构的示意图，分别对应于透视图、顶视图和剖面图。在n型半导体衬底1上形成P型阱，在阱内形成具有一定间隔的n+型源、漏区3、4。在这样的半导体衬底上，形成绝缘膜8，再在对应于源、漏的部位用腐蚀法分别形成接触孔CH。另外，在源和漏之间设置一个栅电极5。如图所示，在接触孔CH内和在部分绝缘膜8上，用淀积法形成将成为源、漏电极的Al和源漏电极电线的图形。请注意接触孔内的Al电极，其结构有待描述。接触孔CH开口为长方形，其短边长度为W，长边长度为l，随腐蚀用的掩模形状而定，其深度对应于源区3、漏区4上面的绝缘膜的厚度。在这种现有技术的结构中，鉴于在边缘部位台阶的覆盖范围或掩模的滑移量，通常的代表值M是0.5-1.0μm;N是0.5-1.0μm;开口W是0.5-1.0μm;l是0.5-数μm;h是0.5-0.8μm。不过，在具有如前所述实例的现有技术电极结构的半导体器件中，即使栅长按微细构形可制成到亚微米量级(0.1μm量级)，M最小也只能做到1μm。由于台阶的覆盖范围和掩模的滑移，若要把它做得更小，则半导体的成品率将变得非常低。根据本专利技术者的研究结果发现，作为提高较精细制造的半导体器件速度的原因等具有显著效果的诸多因素之一是上述控制电极和主电极之间的距离，这一点应加以改进，而且还应减小其它寄生电容和寄生电阻。作为一个仅仅在M这一点上已得到改进了的晶体管，图12示出了一种SST(超自对准晶体管)的结构。这里，由掺硼(B)多晶硅构成的基极1120和由掺砷(As)多晶硅构成的发射极是相互紧贴着的。然而，因为电极是由多晶硅构成的，电极与基极连线1122之间的接触部分必须与基区1114隔开，所以有待解决的技术课题牵涉到增加基极电阻和综合精细结构在制作上的难度。在此图中，1111是半导体衬底，1112是n+集电极埋层，1113是n-集电区层，1114是P型基区层，1115是P+基极层，1116是n+发射区层，1117是n+集电极层，1118是n+层，1119是多晶硅集电区电极，1120是多晶硅基区电极，1121是多晶硅发射区电极，1122是Al基极连线，1123是Al集电极连线，1130是场绝缘膜，而1131、1132和1133都是绝缘膜。本专利技术的目的是为精细制作的并有高速驱动能力的半导体元件提供一种电极。本专利技术的另一个目的是提供一种半导体元件用的电极，这种元件即使在微细加工工艺时也能有高成品率，还适于高速驱动和大电流驱动。达到本专利技术目的的结构是一种直接与其形状基本上是方形柱状的半导体元件的半导体区域相连接的半导体元件的电极，其特征在于在所说的电极内，将与半导体区域相接触的表面的一个边长被定义为L时，另一边的边长定义为W，基本上与所说的表面垂直相交的方向上的长度定义为H，则所说的L、W、H满足L＞H＞W的关系式。下面将结合附图描述本专利技术。图1A至图1E是解释依本专利技术的半导体电极结构的示意图。图2至图5是解释适用于制备依本专利技术的半导体器件的制备器件的示意图。图6A至图6D是解释适用于制备依本专利技术的半导体器件的工艺的电极和布线形成方法的示意图。图7A至图7C是说明依本专利技术的第一实施例的半导体器体的示意图。图8A至图8F是说明制备图7所示的半导体器件的工艺步骤的示意剖面图。图9A至图9C是依本专利技术第二实施例的半导体器件的示意剖面图。图10A至图10C是说明图9所示半导体器件的制备工艺步骤的剖面示意图。图11A至图12是说明现有技术半导体器件的剖面示意图。本专利技术的最佳实施例如下文所述。即，用作半导体元件的导体部分(即电极和布线)，特别是形成直接与半导体区域相接触的部位(为方便起见叫做电极)的形状基本上为方形柱状。若将与所述电极的半导体区域接触的表面的一个边长定义为L，另一个边长定义为W，与所述表面基本垂直相交的方向上的长度定义为H，该电极的结构使得L、W、H满足下面的关系式L＞H＞W图1是说明依本专利技术一个优选实施例的电极结构的示意图，(A)为电极的透视图，(B)为顶视图，而(C)为剖面图。电极106的形状为矩形，如一方形柱状物，其长度为L，宽度为W而高度为H，此电极设置在半导体衬底101主表面上的半导体区域103上与之直接接触，并覆以一层绝缘膜110。该电极结构可以采用上述构形的源、漏电极来改善MOSFET的性能，特别对双极晶体管采用这种构形的基极-发射极电极来改善其性能。更具体地说，它最适应于其栅长等于或小于0.8μm的MOSFET，或在电流密度为104A/cm2或更高(具体地说是104-106A/cm2)以高速驱动的双极晶体管的控制极(栅极，基极电极)，或主电极(源、漏、集电极和发射电极)。另外，它还是一种特别适合于要求以50MHZ或更高速度驱动的半导体器件的电极结构。这样，对于FET，主电极的电阻和电容将变得更小，主电极和控制电极之间的距离(M)也将变得更小，因而这种电极结构适于微细加工结构、高速，而对于双极晶体管，基极与发射极之间的电容和基区电阻将变得更小，所以，发射极云集效应是小的，变得适合微细结构、高速，在100MHZ或更高的高速驱动下这种效果将变得更明显。通过详细说明设置在半导体上并与之相接触的绝缘膜的厚度和在该膜上形成的接触孔的开口形状即可详细描述本专利技术的电极结构。更具体地讲，形成接触孔部位的绝缘层的厚度(H)做成0.5-0.8μm，接触孔而开口长边的长度(L)为1-约10μm，而短边的长度(W)为0.1-0.5μm，以形成仍满足L＞H＞W的接触孔，而构成电极的导电材料是用溅射法、CVD法等埋设形成的，以形成电极。在电极结构中，可把一种阻挡层金属(诸如TiW、TiN等)设置在电极与半导体区域之间，或者可以不用阻挡层金属使电极与半导体区域直接接触。作为导电材料，可以淀积钨(W)钼(Mo)和铜(Cu)，但是最好根据采用如下所述的氢化烷基铝气体和氢气的CVD法用Al或主要由Al组成的导电材料进行淀积(以下称Al-CVD法)。至于绝缘层，既可采用单层结构，也可采用叠层结构，可以使用诸如二氧化硅、氮化硅等无机材料，或诸如聚酰胺、SOG等有机材料。接触孔的形状可以大致为方柱状，即使该开口的矩形体的四个角中可能有一个或几个在诸如刻蚀成形等工艺步骤中变得圆滑，这也属于本专利技术的范畴。更具体地讲，如图1D和1E所示，L、W、H可以有本专利技术中的特定关系。例如，基本为矩形的本体具有圆滑的四边边缘本文档来自技高网...

【技术保护点】
一种用于半导体元件的直接与半导体元件的半导体区域相连的电极，其形状基本上是方形柱状，其特征在于，当与所说的电极内的半导体区域相接触的表面的一个边的长度定义为Ｌ，另一个边的长度定义为Ｗ，基本上与所说的表面垂直相交的方向的长度定义为Ｈ时，Ｌ、Ｗ、Ｈ满足Ｌ＞Ｈ＞Ｗ的关系式。

【技术特征摘要】
【国外来华专利技术】JP 1990-5-31 143732/901.一种用于半导体元件的直接与半导体元件的半导体区域相连的电极，其形状基本上是方形柱状，其特征在于，当与所说的电极内的半导体区域相接触的表面的一个边的长度定义为L...

【专利技术属性】
技术研发人员：池田敦，中村佳夫，
申请(专利权)人：佳能株式会社，
类型：发明
国别省市：JP[日本]