制造半导体器件的方法技术

一种制造半导体器件的方法，通过在没有位线的区域形成其高度与位线同高的存贮电极，能缓和单元区和外围电路区之间的台阶，以及不使用额外的存贮电极掩模，当使用存贮电极接触孔掩模通过腐蚀工艺形成存贮电极接触孔时，使在位线上的腐蚀阻挡层作为自对准腐蚀阻挡层，能建立圆筒形存贮电极。除能确保工艺简单和改善可靠性外，还能确保后序的光刻工艺的聚焦深度有足够的容差。（*该技术在2015年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术一般涉及，特别涉及在DRAM内形成一电容器的方法，它能缓和单元区和外围电路区之间台阶，因而除能确保改善生产效率和可靠性外还能确保后序光刻工艺聚焦深度的足够容差。根据近来半导体器件的高集成化的趋势，随着单元尺寸的缩小，形成容量足够的电容器越来越困难。为避开这类难题，已提出许多解决方案。例如，为了增加电容器的容量，在由MOS晶体管和电容器组成的DRAM器件中采用一种介电常数高的介质或薄的介质膜。然而，这些解决方案有它自身的问题。已对公知的介电常数高的介质，例如Ta2O5、TiO2和SrTiO3做深入的研究。不过这些材料实质上不可能用于实践，因为其可靠性，如结点击穿电压和薄膜特性均尚未得到验证。将介质膜的厚度减薄，可能在器件工作过程中，使介质膜破裂，因而给电容器带来不利的影响。除了这种采用介质的解决方案外，考虑到确保足够大容量的难度，曾提出增大存贮电极的表面面积。例如，为了增大电容器的表面面积，采纳一种针结构(pin structure)，是利用一导电材料将多个多硅层相互连接，或采纳圆筒结构。为更好地了解本专利技术的技术背景，下面对采纳圆筒形电容器的常规半导体器件进行解释性的说明。在一半导体基片上建立MOSFET后，在所得结构整个表面上形成层间绝缘膜。形成与MOSFET漏极相接触的位线(bit line)。然后，在所得结构上设置一较好台阶覆盖率的铺垫平坦化层(blanket planarization layer)，如BPSG(硼磷硅玻璃)，然后进行腐蚀，形成存贮电极的接触孔，通过这些孔露出MOSFET的源极。加上一导电层以覆盖存贮电极的接触孔。随后在接触孔上形成圆筒形厚的氧化膜图形，在该氧化膜图形的侧壁上形成圆筒形导电衬垫(conductive spacer)。用氧化膜图形和导电衬垫作掩模，刻蚀导电层，以便留下仍留在接触孔内的导电层图形。然后，去掉圆筒形厚的氧化膜图形，完成由导电衬垫和导电层图形组成的圆筒形存贮电极的制作。如上所述，半导体器件的高集成化要求在半导体器件中缩小被电容所占据的面积。这就使半导体器件面临着容量减小的问题。此问题的一种常规解决办法是加高存贮电极。然而，因存贮电极的加高又引出单元区和外围电路区之间台阶的变得更高，因而给后序工艺带来了困难。比如，用于形成金属布线的光刻工艺，已难以形成精密图形。所以，就生产效率和器件工作可靠性而论是显著低下的。由于上述常规技术分别使用接触掩模和存贮电极掩模，使加工变得复杂又降低了生产效率。所以，本专利技术的主要目的在于克服上述现有技术所遇到的问题，并提供一种，通过在没有位线的区域形成其高度与位线同高的存贮电极，能减低单元区和外围电路区之间的台阶。本专利技术的另一个目的在于提供一种不使用额外的存贮电极掩模能建立圆筒形存贮电极的方法。本专利技术的又一个目的在于提供简单的。本专利技术的再一个目的在于提供一种，能为后序的光刻工艺确保足够的深度容差。本专利技术的进一步的目的在于提供能改善生产效率和可靠性的方法。基于本专利技术人创造性地认真地研究，通过提供一种可达到上述目的，该方法包括以下步骤在半导体基片上建立由栅氧化膜、栅电极、第一绝缘膜图形及源电极和漏电极组成的MOSFET结构；在所得结构的整个表面上依次形成第二绝缘膜、第一腐阻挡层及第三绝缘膜，所说的第一腐蚀层的选择腐蚀比(etch selection ratio)不同于所说的第三绝缘膜；使用位线接触掩模依次腐蚀从所说的第三绝缘膜到所说的第二绝缘膜，形成位线接触孔，通过该孔露出漏电极；在所说的位线接触孔的侧壁形成第一绝缘衬垫；在所得结构的整个表面上依次淀积位线导电层、第四绝缘膜层及第二腐蚀阻挡层；使用位线掩模依次腐蚀从所说的第二腐蚀阻挡层到所说的位线导电层，分别形成位线、第四绝缘膜及第二腐蚀阻挡图形；以第五绝缘膜填入已被腐蚀的没有所说的位线的部位；使用存贮电极接触掩模依次腐蚀从所说的第五绝缘膜到所说的第二绝缘膜，形成存贮电极接触孔，通过该孔露出所说的源电极；在所说的存贮电极接触孔的侧壁形成第二绝缘衬垫；沿着在所说的存贮电极接触孔内所裸露的表面设置导电层图形，所说的导电层图形起着存贮电极之作用；以及在所说的存贮电极上依次形成介质膜及平板电极。参照附图，通过对本专利技术优选实施例的详细描述，可使本专利技术的上述目的及其它优点变得更加明了。附图说明图1是表示根据本专利技术在制造半导体器件中使用的掩模排列的布局图。图2A～2E是表示沿图1的I—I线的示意剖面图。图3是本专利技术另一实施例的示意剖面图。参照附图可更好了解本专利技术优选实施例的应用，其中使用相同的标号分别表示相同的和相对应的部件。参照图1，这是一个类似于一般DRAM器件的部分布局图，表示了根据本专利技术制作半日导体器件所用掩模的排列。如图1所示，一有源区A形成有源区之字形，各个由栅线掩模B表示的分开的栅线沿纵向排列，还有与栅线垂直的由位线掩模D表示的位线。在该布局图中，还有存贮电极接触掩模E，每个均排列在有源区的一端，而位线接触掩模C排列在有源掩模A的中部。重要的是未单独采用任何存贮电极掩模。如下文将详细描述的，类似于常规的存贮电极掩模，存贮电极掩模E与下面的阻挡层自对准的，形成接触孔，通过该孔露出MOSFET的源电极。图2表示根据一实施例制作半导体器件的优选步骤沿图1的I—I线的全剖截面图。结合图2A～2E解释这些步骤。如图2A所示，本专利技术的方法从MOSFET的形成开始。即，在半导体基片1的预定面积上形成用于元件隔离2的绝缘膜之后，在所得结构上全面地依次淀积栅氧化层、栅电极的导电层及第一绝缘膜，然后使用栅掩模(在图1中用标号“B”代表)腐蚀，形成由栅氧化图形3、栅电极4及第一绝缘膜图形5构成的栅结构，然后，以栅结构为掩模，使杂质注入到半导体基片1内，形成源电极6及漏电极6′，所说的杂质的导电类型不同于所说的半导体基片的类型。之后，该法包括在MOSFET结构上依次形成较薄的第二绝缘膜7、第一腐蚀阻挡层8以及用于平坦化的铺垫第三绝缘膜9。对于第二绝缘膜7最好使用氧化膜，对于第一腐蚀阻挡层8最好使用硅膜，对于第三绝缘膜9最好使用选择腐蚀比不同于第一腐蚀阻挡层的一种材料。参照图2B，首先使用位线接触掩模(图2B中用标号“C”代表)依次腐蚀漏电极6′上的从第三绝缘膜9到栅氧化膜图形3，形成位线接触孔18，通过该孔露出漏电极6′。接着，在位线接触孔18的侧壁形成第一绝缘衬垫10。然后，在所得结构整个表面上依次淀积位线导电层、用于平坦化的第四绝缘膜层及第二腐蚀阻挡层，且使用位线掩模(图1中用标号“E”代表)腐蚀，分别形成位线11、第四绝缘膜12及第二腐蚀阻挡图形13。在被腐蚀的部位即是没有位线11的区域填充以第五绝缘膜14BPSG。淀积铺垫光敏膜，在有存贮电极接触掩模(图1中以标号“E”代表)的情况下暴光，并经显影工艺，形成光敏膜图形22，通过该图形露出包括整个第五绝缘膜14及附近的部分第二腐蚀阻挡层图形13的预定面积。对第二腐蚀阻挡层图形13，一种其选择腐蚀比不同于第三和第四绝缘膜9、12的材料，例如氮化膜是合用的。当使用氮化膜作第一腐蚀阻挡阻8时，第二腐蚀阻挡层图形13可以用硅膜来制备。由于第二绝缘膜7，使得在栅结构侧壁上形成的第一导电衬垫10比在接触孔18内其余区域上形成的更厚。至于本文档来自技高网...

【技术保护点】
一种在半导体基片上制作包括一个ＭＯＳＦＥＴ和一个电容器的半导体器件的方法，包括以下各步骤： 在半导体基片上建立一由栅氧化膜、栅电极、第一绝缘膜图形及源电极和漏电极构成的ＭＯＳＦＥＴ结构； 在所得结构的整个表面上依次形成第二绝缘膜、第一腐蚀阻挡层及第三绝缘膜，所说的第一腐蚀层的选择腐蚀比不同于所说的第三绝缘膜； 使用位线接触掩模依次腐蚀自所说的第三绝缘膜至第二绝缘膜，形成位线接触孔，通过该孔露出漏电极； 在所说的位线接触孔的侧壁形成第一绝缘衬垫； 在所得结构的整个表面上依次淀积位线导电层、第四绝缘膜层及第二腐蚀阻挡层； 使用位线掩模依次腐蚀自所说的第二腐蚀阻挡层至所说的位线导电层，分别形成位线、第四绝缘膜及第二腐蚀阻挡图形； 用第五绝缘膜填入已被腐蚀的没有所说的位线的部位； 使用存贮电极接触掩模依次腐蚀自所说的第五绝缘膜至所说的第二绝缘膜，形成存贮电极接触孔，通过该孔露出所说的源电极； 在所说的存贮电极接触孔的侧壁形成第二绝缘衬垫； 沿着在所说的存贮电极接触孔内所裸露的表面设置导电层图形，所说的导电层图形起着存贮电极之作用；以及 在所说的存贮电极上依次形成介质膜及平板电极。...

【技术特征摘要】
KR 1994-5-7 94-99631.一种在半导体基片上制作包括一个MOSFET和一个电容器的半导体器件的方法，包括以下各步骤在半导体基片上建立一由栅氧化膜、栅电极、第一绝缘膜图形及源电极和漏电极构成的MOSFET结构；在所得结构的整个表面上依次形成第二绝缘膜、第一腐蚀阻挡层及第三绝缘膜，所说的第一腐蚀层的选择腐蚀比不同于所说的第三绝缘膜；使用位线接触掩模依次腐蚀自所说的第三绝缘膜至第二绝缘膜，形成位线接触孔，通过该孔露出漏电极；在所说的位线接触孔的侧壁形成第一绝缘衬垫；在所得结构的整个表面上依次淀积位线导电层、第四绝缘膜层及第二腐蚀阻挡层；使用位线掩模依次腐蚀自所说的第二腐蚀阻挡层至所说的位线导电层，分别形成位线、第四绝缘膜及第二腐蚀阻挡图形；用第五绝缘膜填入已被腐蚀的没有所说的位线的部位；使用存贮电极接触掩模依次腐蚀自所说的第五绝缘膜至所说的第二绝缘膜，形成存贮电极接触孔，通过该孔露出所说的源电极；在所说的存贮电极接触孔的侧壁形成第二绝缘衬垫；沿着在所说的存贮电极接触孔内所裸露的表面设置导电层图形，所说的导电层图形起着存贮电极之作用；以及在所说的存贮电极上依次形成介质膜及平板电极。2.一种根据权利要求1的方法，其中所说的第一腐蚀阻挡层和所说的第二腐蚀阻挡层分别由硅层和氮化膜制备。3.一种根据权利要求1的方法，其中所说的第三和第五绝缘膜均由硼磷硅玻璃制备。4.一种根据权利要求1的方法，其中所说的制备导电层图形的步骤是在形成第二绝缘衬垫之后，通过在所得结构的整个表面上淀积预定厚度的导电层，在所说的存贮电极接触孔内的导电层上填入光敏膜，并用所说的光敏膜作为掩模来腐蚀所说的导电层而完成的。5.一种在半导体基片上制作包...

【专利技术属性】
技术研发人员：金载甲，
申请(专利权)人：现代电子产业株式会社，
类型：发明
国别省市：KR[韩国]