用于制造半导体器件叠层电容器的方法技术

一种制造可用于高集成化半导体器件如６４兆级或以上的ＤＲＡＭ的叠层电容器的方法，通过使用选择性氧化膜只可能淀积在氧化膜上的特性和多晶硅膜优良台阶覆盖率特性，使得所制成的叠层电容器分别在其存储电极两端上具有右转９０°Ｕ形和左转９０°Ｕ形的翼形结构。这些翼形结构导致了存储电极表面积的增大。（*该技术在2015年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种用以制造半导体器件叠层电容器的方法，特别涉及一种用以通过用简单工艺步骤制造可用于高集成半导体器件的叠层电容器的方法。通常，一高集成度的动态随机存取存储器(DRAM)(其是一种半导体存储器件)具有不可避免的单元面积的减小并由此限制了获得充足容量的缺陷。为了解决由这种不可避免地单元单位面积减小所产生的问题，以获得高集成化的集成半导体电路，已进行了各种尝试，研制出了成熟的工艺技术，并保证了器件的可靠性和器件单元的足够容量。作为这种尝试的一部分，已提出了一种增加电容器有效面积的方法和一种使用高介电薄膜的方法。高介电薄膜的研制没有达到将高介电薄膜应用于半导体器件的水平。在这方面，正积极地进行着研究，以便获得所需水平的容量或使小面积更有效应用。例如，已提出了三维结构的电容器，如针形结构、园柱形结构和叠层结构。然而，这种三维电容器结构需要使用较复杂的工艺步骤以获得容量的较大增加。另外，这种结构包含了电容器高度的增加，由此导致了在接下来的金属布线形成步骤中的半导体器件布局问题。因此，本专利技术的目的就是提供一种制造叠层电容器的方法，它能够简化制造，同时增加电容器的容量，并使电本文档来自技高网...

【技术保护点】
一种用以制造半导体器件叠层电容器的方法，它包括下列步骤：在一衬底上形成用以平面化的第一氧化膜，在第一氧化膜上淀积第一氮化膜；然后在淀积第一氮化膜以后所获得的结构上形成电容器接触孔；在形成接触孔以后所获得的最后结构的整个露出表面上淀积 掺杂的第一多晶硅膜，使得多晶硅膜填入接触孔，然后在第一多晶硅膜上淀积第二氮化膜和第二氧化膜；其后，通过使用存储电极掩模的光刻工艺，腐蚀第二氧化膜，第二氮化膜和第一多晶硅膜，由此形成了由腐蚀后所留薄膜构成的图型；在第二氧化膜上厚厚地生 长选择性的第三氧化膜；在第三氧化膜生长以后所获得结构的整个露出表面上淀积掺杂的第二多晶硅膜；使用均厚干腐...

【技术特征摘要】
KR 1994-6-22 94-14250;KR 1994-6-28 94-150101.一种用以制造半导体器件叠层电容器的方法，它包括下列步骤在一衬底上形成用以平面化的第一氧化膜，在第一氧化膜上淀积第一氮化膜；然后在淀积第一氮化膜以后所获得的结构上形成电容器接触孔；在形成接触孔以后所获得的最后结构的整个露出表面上淀积掺杂的第一多晶硅膜，使得多晶硅膜填入接触孔，然后在第一多晶硅膜上淀积第二氮化膜和第二氧化膜；其后，通过使用存储电极掩模的光刻工艺，腐蚀第二氧化膜，第二氮化膜和第一多晶硅膜，由此形成了由腐蚀后所留薄膜构成的图型；在第二氧化膜上厚厚地生长选择性的第三氧化膜；在第三氧化膜生长以后所获得结构的整个露出表面上淀积掺杂的第二多晶硅膜；使用均厚干腐蚀来蚀刻第二多晶硅膜，由此在第一多晶硅膜和第二氮化膜图型侧壁上分别形成第二多晶硅膜图型；除去第三氧化膜和第二氧化膜；除去第二氮化膜和第一氮化膜；并且在由第一多晶硅膜图型和第二多晶硅膜图型所构成的存储电极上形成介电薄膜，然后在介电薄膜上形成平板电极。2.按照权利要求1的方法，其中第三氧化膜是由O3—四乙基原硅酸酯膜、硅酸磷玻璃膜或四乙基原硅酸酯膜组成。3.一种用于制造半导体器件叠层电容器的方法，它包括下列步骤在一衬底上形成用以平面化的第一氧化膜，然后在形成第一氧化膜以后所获得的...

【专利技术属性】
技术研发人员：崔梁圭，
申请(专利权)人：现代电子产业株式会社，
类型：发明
国别省市：KR[韩国]