薄膜晶体管及其制造方法技术

一种形成于一个基底上的东膜晶体管，包括：一形成于所述基底上的刻成预定图形的栅电极；一在所述栅电极周围形成的沟道层，有一栅绝缘层间隔其间；一个形成于所述沟道层上的中间绝缘层；和形成于所述沟道层两侧壁及所述中间绝缘层两侧部分上的、相互隔离的源电极和漏电极；每个沟道层和源／漏电极层是由带有掺杂离子的多晶硅构成的，在薄膜晶体管中，由于每个源电极和漏电极制造得比沟道层厚，因此它们的电阻显著降低。（*该技术在2015年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】 本专利技术涉及一种新的薄膜晶体管和它的制造方法。本专利技术特别是涉及一种相对于沟道具有较厚源/漏电极的新型薄膜晶体管。如图1所示，现有的薄膜晶体管包括一个形成于基底(未示出)上的多晶体硅(以下称为“多晶硅”)的栅电极1，一形成于栅电极和基底上的栅绝缘层2，和一形成于栅绝缘层2上的多晶硅层3。如图1所示，多晶硅层3分为形成于栅电极1两侧的源电极和漏电极3A和3B，和位于源电极和漏电极3A和3B之间的沟道区3C。从图1中可以特别看到，由于源电极和漏电极3A和3B，以及沟道区3C是由仅有的一个多晶硅层构成的，因此每个电极的厚度与沟道区相同。在具有上述结构的薄膜晶体管(以下称为“TFT”)中，沟道区3C必须尽可能的薄，以便减小TFT的截止电流。但是由于源和漏电极3A和3B包括在沟道区3C所在的同一多晶硅层中，因此只有减薄源和漏电极才能使沟道区变薄。这样就会发生一个问题，由于每个源电极和漏电极中的电阻增加而使TFT的导通电流变小。除此之外，后续工序中在源电极和漏电极上制造金属接触时，又会出现另一个问题，即由于源电极和漏电极是由很薄的多晶硅层构成的，而使金属层不能直接与源电极和漏电极相接触。在TFT作为SRAM(静态随机存取存储器)的一个元件的情况下，必须进行一个附加的制造漏极接触的工序。因此当进行这样的制造漏极接触的附加工序时，又会出现另外一个问题，即使栅氧化物层遭到不可避免的损害。有鉴于此，本专利技术的一个目的是提供一种薄膜晶体管，其中由多晶硅构成的沟道区和源/漏极区是相互层叠在一起的，而且源/漏极区比沟道区制造得厚一些，以改善其响应特性。本专利技术的另一个目的是提供一种制造薄膜晶体管的方法，在该薄膜晶体管中由多晶硅构成的沟道区和源/漏极区是相互层叠在一起的，而且源/漏极区比沟道区制造得厚一些，以改善其响应特性。根据本专利技术的薄膜晶体管包括一个形成于基底上刻成图形的栅电极；一围绕所述栅电极周围的沟道层，在它们之间有一栅绝缘层；一形成于所述沟道层上的中间绝缘层；和形成于所述沟道层两个侧壁上以及所述中间绝缘层两侧部分的源电极和漏电极，它们之间是相互隔离的。在该晶体管中，每个所述的源电极和漏电极制造得相对比所述沟道层厚。根据本专利技术的薄膜晶体管的制造方法包括以下步骤在一个基底上沉积第一导电层并用栅极形成掩模刻制所述第一导电层形成栅电极；在所述栅电极和所述基底上相继形成栅绝缘层，作为沟道的第二导电层和中间绝缘层；用沟道形成掩模选择地腐蚀所述相继形成的各层，直到露出所述基底的表面；在所述中间绝缘层和所述基底的所述裸露表面上，以及所述第二导电层的两侧壁上形成第三导电层，用源/漏极形成掩模选择地腐蚀所述第三导电层，形成源电极和漏电极。按照该方法，形成的每个所述源电极和漏电极相对比所述的沟道层要厚一些。在该方法中，每个所述的第一，第二和第三导电层是由多晶硅构成的。在本方法中，所述中间绝缘层是由氧化物或氮化物构成的。根据本专利技术的另一薄膜晶化管包括一个形成于一基底上的第一导电层，所述第一导电层是用来构成相互隔开的源电极和漏电极的；一形成于所述源电极和漏电极之间的和形成于所述源电极和漏电极上部并有一绝缘层位于其间的第二导电层，所述第二导电层是用来形成沟道层的；一形成于所述第二导电层上的栅绝缘层，和一形成于所述栅绝缘层上的第三导电层，所述第三导电层是用来形成栅电极的。在该晶体管中，形成的所述第一导电层相对比所述第二导电层厚。根据本专利技术的另一薄膜晶体管的制造方法包括以下步骤在一基底上相继沉积一第一导电层和一中间绝缘层；用一腐蚀掩模选择地腐蚀所述中间绝缘层如所述第一导电层，直到露出所述基底的一表面；形成源电极和漏电极；在所述腐蚀步骤后保留下的所述源电极和漏电极之间和所述中间绝缘层之上相继形成一第二导电层，一栅极绝缘层和一第三导电层，所述第二导电层是用来形成沟道的，所述第三导电层是用来形成栅电极的；用一栅极形成掩模相继腐蚀所述第三导电层、所述栅极绝缘层、所述第二导电层和所述中间绝缘层。按照该方法，形成的所述第一导电层相对比第二导电层厚。在该方法中，每个所述第一、第二和第三导电层是由多晶硅构成的。在该方法中，所述中间绝缘层是由氧化物或氮化物构成的。根据本专利技术，由于形成的每个源电极和漏电极可以相对比沟道厚，因此可以显著降低电极的电阻。通过结合实施例参考以下附图对本专利技术的目的、特征及优点进行的详细说明，可以使本领域的技术人员更好地理解本专利技术，并更清楚地了解本专利技术的目的。附图简要说明图1是现有薄膜晶体管结构的剖面图；图2是根据本专利技术一个实施例的一个薄膜晶体管的结构的剖面图；图3是一个静态随机存取存储器的结构的剖面图，其中包括了图2中的薄膜晶体管；图4A至4D是通过一系列的剖面图说明制造根据本专利技术图2所示的薄膜晶体管的新方法的加工步骤的流程图；图5是根据本专利技术另一个实施例的一个薄膜晶体管的结构的剖面图；图6A至6D是通过一系列的剖面图说明制造根据本专利技术图5所示的薄膜晶体管的新方法的加工步骤的流程图。参考图2，根据本专利技术的一个实施例的新的TFT结构具有一个基底(未示出)，一个在基底上刻成图形的栅极层21，一个形成于栅极层21上的沟道层24，其间有一栅极绝缘层，一个形成于沟道层24上的中间绝缘层25，一个形成于沟道层24两侧壁上和中间绝缘层25的两侧部分的，并相互隔离的源极和漏极层26A和26B。每个栅极沟道和源/漏极层都是由具有导电性的多晶硅构成的。重要的是，沟道层和源/漏极层是相互层叠在一起的，而且它们在邻接沟道层两侧的部分是由中间绝缘层相互隔绝的。在沟道层的两个边缘部分是相互电连接的。在该TFT中，如图2所示，沟道层24和源/漏极层是分别形成的，因此可以使源/漏极层制造得比沟道层24厚一些。图3是显示一个静态随机存取存储器的剖面图，其中包括图2中的TFT。用相同的参考标号指示那些与图2中相同的部件，因此不再对它们进行说明。在图3的静态随机存取存储器中，例如，如果在栅极21上施加一个电压，TFT导通。接着电流从源电极26A通过沟道24流到漏电极26B。施加于漏电极26B的电流通过一个连接多晶硅层27也施加于一个邻接的TFT的栅电极上。连接多晶硅层27是在刻制栅极层21过程中形成的，并构成了两个邻接TFT间的电连接。特别是由于该连接多晶硅层27是与漏电极26B直接接触的，因此不需额外的加工来制造漏极接触。以下通过参考图4A至4D对本专利技术的TFT的制造方法进行说明。参考图4A，在一个例如玻璃片之类的绝缘材料的基底(未示出)的主表面上沉积一个多晶硅层。把杂质离子注入到多晶硅层中，使多晶硅层具有某一导电性。在多晶硅层注入杂质离子后，用一个栅极形成掩模刻制多晶硅层，形成一个栅电极41。在本实施例中，可以使用一个刻成预定图形的光致抗蚀剂层作为栅极形成掩模。作为选择，是在一个多晶硅沉积设备中提供杂质离子的条件下，栅电极41可以仅由在基底上沉积多晶硅层的一道工序完成。接着在栅电极41和基底上相继形成一个栅氧化层42，一个多晶硅沟道层44和一个中间绝缘层45，如图4B中所示，然后在中间绝缘层45上沉积一层刻成预定图形的光致抗蚀剂层47，用作进行在本领域中公知的轻掺杂偏移所需的掩模。通过轻掺杂偏移，用刻成预定图形的光致抗蚀剂层47作为离子注入掩模将杂质离子48注入到沟道本文档来自技高网...

【技术保护点】
一种形成于一个基底上的薄膜晶体管，所述晶体管包括： 一个形成于所述基底上的刻成预定图形的栅电极； 一个在所述栅电极周围形成的沟道层，它们之间有一栅绝缘层； 一个形成于所述沟道层上的中间绝缘层；和 在所述沟道层的两侧壁上和所述中间绝缘层的两侧部分形成的，并且相互隔离的源电极和漏电极。

【技术特征摘要】
【国外来华专利技术】KR 1994-7-13 1994-16876;KR 1994-7-15 1994-17157中的全部特征并包括那些本领域技术人员认为是等同物的全部特征。权利要求1.一种形成于一个基底上的薄膜晶体管，所述晶体管包括一个形成于所述基底上的刻成预定图形的栅电极；其特征在于一个在所述栅电极周围形成的沟道层，它们之间有一栅绝缘层；一个形成于所述沟道层上的中间绝缘层；和在所述沟道层的两侧壁上和所述中间绝缘层的两侧部分形成的，并且相互隔离...

【专利技术属性】
技术研发人员：权性佑，
申请(专利权)人：现代电子产业株式会社，
类型：发明
国别省市：KR[韩国]