半导体器件及其制作方法技术

一种半导体器件，其中在接触孔内确保了有效表面积，并且其中存储电极精确地构成方角图样。在接触孔内的有效表面积可以通过存储电极接触孔与一部分存储电极重叠而获得，以便保证较大容量。朝向最后存储电极使有效表面积减小的矩形存储电极的圆角可通过在接触孔上由某一行或列到另一行或列存储电极掩模的不同位置而防止，以便使已构型的存储电极同所设计的电极之间没有差异。（*该技术在2015年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术通常涉及一种半导体器件，特别是涉及一种保证大容量的半导体器件。本专利技术还涉及一种用以制造该半导体器件的方法。高集成化的半导体器件要求大大降低单元面积而容量足以使半导体器件圆满完成其操作。为了增加容量，已经提出了各种电容器结构，如叠层型、圆筒型和沟槽型。为了更好地理解本专利技术的背景，下面将结合一些附图对一种叠层型结构的电容器进行描述。参照附图说明图1，给出了一示意图，它表示一种常规的多个组合的结构，其中每个是由一矩形存储电极掩模(16)和一圆形存储电极接触掩模10组成的。如该图中所示，存储电极掩模16是在存储电极接触掩模10上定中心的，并且这些组合是有规则地按行和列布置的。图2表示一种通过常规技术制造的电容器存储电极，它是通过图1的线I-I截取的。在半导体基底1上顺序构成MOSFET(未示出)，其上形成绝缘层2，然后，通过使用存储电极接触掩模(以图1中参考数字“10”标示)进行蚀刻，以便形成一接触孔3，通过该孔露出半导体基底的预定面积。淀积用作存储电极的导电层，随后在导电层上构成绝缘层(未示出)。由于使用了存储电极掩模(以图1中参考数字“16”标示)，使绝缘层和导电本文档来自技高网...

【技术保护点】
一种半导体器件，其中在一半导体基底上形成象许多电容器那样相互连接的ＭＯＳＦＥＴ，它包括： 一下绝缘层，它淀积在具有接触孔的ＭＯＳＦＥＴ上，通过每个接触孔露出ＭＯＳＦＥＴ电极；和 多个存储电极，其每个电极包括一导电层图样和一导电衬垫，所述导电层图样是与同ＭＯＳＦＥＴ电极电接触的接触孔部分地重叠，并且所述导电衬垫是在导电层图样的侧壁上形成，并在导电层图样上直线延伸。

【技术特征摘要】
KR 1994-5-11 10271/941.一种半导体器件，其中在一半导体基底上形成象许多电容器那样相互连接的MOSFET，它包括一下绝缘层，它淀积在具有接触孔的MOSFET上，通过每个接触孔露出MOSFET电极；和多个存储电极，其每个电极包括一导电层图样和一导电衬垫，所述导电层图样是与同MOSFET电极电接触的接触孔部分地重叠，并且所述导电衬垫是在导电层图样的侧壁上形成，并在导电层图样上直线延伸。2.按照权利要求1的半导体器件，其中所述接触孔是有规地按行和列两者进行排列的。3.按照权利要求1的半导体器件，其中与奇数列接触孔重叠的存储电极是相对于那些与偶数列接触孔重叠的存储电极相反地设置。4.按照权利要求1的半导体器件，其中存储电极与接触孔大约一半相重叠。5.按照权利要求1的半导体器件，其中与奇数行接触孔重叠的...

【专利技术属性】
技术研发人员：金大永，
申请(专利权)人：现代电子产业株式会社，
类型：发明
国别省市：KR[韩国]