半导体器件及其制作方法技术

一种半导体器件，其中在接触孔内确保了有效表面积，并且其中存储电极精确地构成方角图样。在接触孔内的有效表面积可以通过存储电极接触孔与一部分存储电极重叠而获得，以便保证较大容量。朝向最后存储电极使有效表面积减小的矩形存储电极的圆角可通过在接触孔上由某一行或列到另一行或列存储电极掩模的不同位置而防止，以便使已构型的存储电极同所设计的电极之间没有差异。（*该技术在2015年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术通常涉及一种半导体器件，特别是涉及一种保证大容量的半导体器件。本专利技术还涉及一种用以制造该半导体器件的方法。高集成化的半导体器件要求大大降低单元面积而容量足以使半导体器件圆满完成其操作。为了增加容量，已经提出了各种电容器结构，如叠层型、圆筒型和沟槽型。为了更好地理解本专利技术的背景，下面将结合一些附图对一种叠层型结构的电容器进行描述。参照附图说明图1，给出了一示意图，它表示一种常规的多个组合的结构，其中每个是由一矩形存储电极掩模(16)和一圆形存储电极接触掩模10组成的。如该图中所示，存储电极掩模16是在存储电极接触掩模10上定中心的，并且这些组合是有规则地按行和列布置的。图2表示一种通过常规技术制造的电容器存储电极，它是通过图1的线I-I截取的。在半导体基底1上顺序构成MOSFET(未示出)，其上形成绝缘层2，然后，通过使用存储电极接触掩模(以图1中参考数字“10”标示)进行蚀刻，以便形成一接触孔3，通过该孔露出半导体基底的预定面积。淀积用作存储电极的导电层，随后在导电层上构成绝缘层(未示出)。由于使用了存储电极掩模(以图1中参考数字“16”标示)，使绝缘层和导电层可通过蚀刻来构型。在如此获得的导电层和绝缘膜图样的侧壁上，形成一导电衬垫9。并且，去除导电层图样上的绝缘膜图样，此刻，使导电层图样8与导电衬垫9实现了电气连接，从而使它们二者可用作存储电极。这种常规的存储电极结构不能满足高集成化的要求，因为，获得的大容量是有限制的。因此，本专利技术的一主要目的就是要克服在现在技术中的存在的上述问题，并且提供一种具有新型存储电极结构能够获得大的容量的半导体器件。本专利技术的另一目的就是提供这样的半导体器件，其中有效表面积可以在一接触孔内获得。本专利技术的进一步的目的就是提供具有精确方角的存储电极的半导体器件。本专利技术的还一目的就是提供一种用以制造半导体器件的方法，通过该方法可获得大容量的电容器。按照本专利技术的一方面，提供一种半导体器件，其中在半导体基底上形成象许多电容器那样连接的MOSFET，它包括在MOSFET上淀积一下绝缘层(lower insulation layer)，其MOSFET具有接触孔，通过该孔露出MOSFET的电极；和多个存储电极，其每个电极包括一导电层图样和一导电衬垫，所述导电层图样是与同MOSFET电极电接触的接触孔部分地重叠，并且所述导电衬垫是在导电层图样的侧壁上形成，并在导电层图样上直线延伸。按照本专利技术的另一方面，提供一种用以制造半导体器件的方法，它包括下列步骤在半导体基底上形成的MOSFET上淀积下绝缘层；通过使用存储电极接触掩模选择地蚀刻下绝缘层，以形成许多按行和列二者有规排列的接触孔；接着，淀积用于存储电极的导电层和绝缘层；对绝缘层和导电层利用存储电极掩模进行蚀刻，以形成许多叠层结构，其中每个是由一绝缘层图样和一导电层图样组成，所述存储电极掩模是这样布置的以使它部分地与每个接触孔相重叠；在叠层结构的每个侧壁上形成一导电层衬垫；和将绝缘层图样从叠层结构上除去以形成许多存储电极。下面将通过参照所附附图对本专利技术优选实施例的详细描述而使本专利技术的上述目的和其它优点变得更为清楚，其中图1是一示意图，它表示多个组合的常规结构，其中每个组合包括一矩形存储电极掩模和一圆形存储电极接触掩模；图2是一示意截面图，它是通过图1的线I-I截取，其表示采用常规技术制造的电容器存储电极；图3是一示意图，它表示按照本专利技术的一个实施例的多个组合的结构，其中每个组合是由一矩形存储电极掩模和一圆形存储电极接触掩模组成的；图4是一示意截面图，它是通过图3的线I-I截取的，其表示按照本专利技术的一个实施例的电容器的存储电极；图5至8是示意截面图，它表示按照本专利技术制造一种DRAM电容器的方法；图9是一顶视图，它表示可通过利用图3的光刻胶膜掩模制成的圆形光刻胶膜图样；图10是一示意图，它表示按照本专利技术的另一实施例的多个组合的布置，其中每个组合是由一矩形存储电极掩模和一圆形存储电极接触掩模组成的；和图11是一示意图，它表示按照本专利技术的又一实施例的多个组合的结构，其中每个组合是由一矩形存储电极掩模和一圆形存储电极接触掩模组成的。参照附图将会更好地来理解本专利技术优选实施例的应用，其中类似的参考数字分别地用以表示类似和相对应的部分。参照图3，它是按照本专利技术的一个实施例的一示意图，其表示一种多个组合的结构，其中每个组合是由一矩形存储电极掩模26和一圆形存储电极接触掩模20组成的。如该图中所示，可将矩形存储电极掩膜26有规则地按行和列布置，并且提供一圆形存储电极接触掩模20，它与每个存储电极掩模26在其下部重叠。图4表示通过按照本专利技术的方法制成的一种电容器存储电极，它是通过图3的线I-I所截取的。存储电极的制造开始于在一半导体基底11上构成MOSFET(未示出)；然后，在其上形成一绝缘层12，并且通过利用存储电极接触掩模(在图3中以参考数字“20”标示)进行蚀刻，以便形成一接触孔13，通过该孔露出的半导体基底11预定面积；淀积用于存储电极的导电层；随后在导电层上形成一绝缘层(未示出)；通过使用存储电极掩模(在图3中以参考数字“26”标示)，通过蚀刻构成绝缘层和导电层图样；在由此获得的导电层和绝缘膜图样的侧壁上，形成一导电衬垫17；并且，除去在导电层图样14′上的绝缘膜图样。这里，可将导电层图样14′和导电衬垫17两者用作为一存储电极，它构成了比上述常规存储电极更大的表面积。下面结合图5至8，更详细地描述图4存储电极的制造。首先，图5表示在一半导体基底11上构成一MOSFET(未示出)之后，形成一下绝缘层12，然后进行蚀刻，以使形成一接触孔13，通过该孔露出的半导体基底11预定面积。在该选择蚀刻工艺中，可使用存储电极接触掩模(在图3中以参考数字“20”标示)。图6是一个截面图，说明在图5最后结构上顺序地淀积一铺垫导电层14和一铺垫绝缘膜15，随后在绝缘膜15的预定面积上形成光刻胶膜图样16。导电层14，例如多晶硅，可以如此厚厚地淀积，使得它可与半导体基底11相连接。至于光刻胶膜图样16，可在绝缘膜15上淀积光刻胶膜，并使用存储电极掩模进行曝光和显影(其掩模在图3中以参考数字“26”标示)。可将BPSG(Boro Phosphor Silicate Glass硼磷硅酸盐玻璃)、TEOS(Tetra Ethyl Oxide Silicate四乙基氧化物硅酸盐)、O3-PSG(O3-Phosphor Silicate Glass高氧磷硅酸盐玻璃)或PSG(Phosphor Silicate Glass磷硅酸盐玻璃)用作为绝缘膜15。图7是经过下面处理后的截面图，即使用光刻胶膜图样作为掩模，可有选择地蚀刻绝缘层15和导电层14直到下绝缘层12露出，以便形成一绝缘膜图样15′和一导电层图样14′，然后除去光刻胶膜图样16。图8是在导电层图样14′和绝缘层图样15′侧壁上形成一导电衬垫17，然后除去绝缘层图样15′以后的截面图。由导电层图样14′和导电衬垫17组成的最后结构可被用作一存储电极，它的表面积要比通过利用掩模的常规结构制造的存储电极大大地增加。为完成电容器，可在存储电极表面上覆盖一介电薄膜，随后在介电薄膜上制成一平板电极。参照图9，其本文档来自技高网...

【技术保护点】
一种半导体器件，其中在一半导体基底上形成象许多电容器那样相互连接的ＭＯＳＦＥＴ，它包括： 一下绝缘层，它淀积在具有接触孔的ＭＯＳＦＥＴ上，通过每个接触孔露出ＭＯＳＦＥＴ电极；和 多个存储电极，其每个电极包括一导电层图样和一导电衬垫，所述导电层图样是与同ＭＯＳＦＥＴ电极电接触的接触孔部分地重叠，并且所述导电衬垫是在导电层图样的侧壁上形成，并在导电层图样上直线延伸。

【技术特征摘要】
KR 1994-5-11 10271/941.一种半导体器件，其中在一半导体基底上形成象许多电容器那样相互连接的MOSFET，它包括一下绝缘层，它淀积在具有接触孔的MOSFET上，通过每个接触孔露出MOSFET电极；和多个存储电极，其每个电极包括一导电层图样和一导电衬垫，所述导电层图样是与同MOSFET电极电接触的接触孔部分地重叠，并且所述导电衬垫是在导电层图样的侧壁上形成，并在导电层图样上直线延伸。2.按照权利要求1的半导体器件，其中所述接触孔是有规地按行和列两者进行排列的。3.按照权利要求1的半导体器件，其中与奇数列接触孔重叠的存储电极是相对于那些与偶数列接触孔重叠的存储电极相反地设置。4.按照权利要求1的半导体器件，其中存储电极与接触孔大约一半相重叠。5.按照权利要求1的半导体器件，其中与奇数行接触孔重叠的...

【专利技术属性】
技术研发人员：金大永，
申请(专利权)人：现代电子产业株式会社，
类型：发明
国别省市：KR[韩国]