用于在半导体器件的诸金属布线之间形成绝缘薄膜的方法技术

一种形成金属布线的方法，它包括以下步骤：在绝缘薄膜上形成相应于其后将形成的诸金属布线的导电图形，对获得的结构表面进行等离子体处理，用ＳｉＨ↓［４］－Ｎ↓［２］Ｏ混合气体，形成含过量Ｓｉ原子的折射率为１．４７或以上的氧化薄膜，以及在氧化薄膜上形成Ｏ↓［３］－ＴＥＯＳ薄膜。依据此方法，可防止在绝缘层中形成空位，以及绝缘层质量的下降，而同时实现优良的再生率和改进的生产率和可靠性。（*该技术在2016年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及，尤其涉及用于在下述半导体器件的诸金属布线之间形成绝缘薄膜的方法，这种半导体器件包括用等离子体处理半导体衬底上光刻成形的表面，根据等离子体增强化学气相淀积(PECVD)法在经等离子体处理的衬底表面上形成第一金属间绝缘薄膜，然后在绝缘薄膜上形成O3-正硅酸四乙酯(TEOS)薄膜。半导体器件的集成度增加引起诸如栅极或位线等导电布线宽度的减小。由于这样的导电布线宽度的减小，故其电阻相应增加。例如，假如把导电布线的宽度减小1/N倍，则导电布线上产生的电阻增加N倍。这样一种电阻的增加导致半导体器件工作速度的减小。对于用作半导体器件的栅极或位线等导电布线，一般使用掺杂多晶硅层。然而，这样的掺杂多晶硅层呈现出大约30到70Ω/cm2的高表面电阻和每个接触大约30到70Ω/cm2的高接触电阻。这样一些高表面和接触电阻的作用是减小半导体器件的工作速度。为了减小这些电阻，已提出选择性金属薄膜淀积的方法，它提供硅化物，也即由多晶硅层上形成的金属-硅化物薄膜组成的自对准硅化物结构。依据此方法，只在导电布线上形成金属-硅化物薄膜或选择性的金属薄膜。例如，在多晶硅层图形上形成有硅化钛或选择性钨层的地方，可明显地把表面电阻减小到大约5Ω/cm2，以及每个接触的接触电阻减小到大约3Ω/cm2或以下。相应地，半导体器件获得延长的工作时间。也可使半导体器件实现高的集成度。一般，铝或其合金用于形成金属布线。为了改善特性，也提出使用钨。与铝相比，钨在高温下呈现出良好的稳定性，提供精细的金属布线并易于实现平面化。参考附图说明图1A到1C，图示说明在半导体器件的诸金属布线之间形成绝缘薄膜的常规方法。为便于描述，将描述由钨组成的诸金属布线。依据此方法，先制备半导体衬底(未示出)，其上设置有元件隔离用氧化薄膜，以限定有源区。半导体衬底上也设置有MOS晶体管、电容器和位线。然后如图1A所示，在半导体衬底的整个表面上形成绝缘薄膜1。在绝缘薄膜1上连续地形成Ti层2和TiN层3，以形成阻挡金属层。然后根据熟知的化学气相淀积(CVD)法在TiN层3上淀积钨(W)层4。其后，在W层4上形成由TiN构成的防反射膜5。防反射膜5的作用是当W层随后因光刻成形而曝光时，防止产生不规则的反射现象。其后，根据熟知的光刻方法以连续的方式，从防反射膜5到Ti层2对获得的结构进行湿法或干法刻蚀，从而形成由导电图形(从防反射膜5的图形到Ti层2的图形)组成的诸金属布线。如图1B所示，在获得的结构的整个表面上，根据熟知的CVD法形成厚度为大约1,000的氧化薄膜6。然后将氧化薄膜6的表面暴露于Ar或N2气等离子体，从而引起该表面被破坏同时产生电荷。实行此步骤以改进具有其后将形成的平面化层的氧化薄膜6的界面特性。然后如图1C所示，在经表面破坏的氧化薄膜6上形成O3-TEOS薄膜7。为了提供平面化的表面，对O3-TEOS的材料进行回流。这样，在诸金属布线之间就形成了绝缘薄膜。如上所述，常规的方法包括以下步骤在金属布线上形成氧化薄膜，对氧化薄膜的表面进行等离子体处理，从而破坏氧化薄膜的表面，并在表面破坏的氧化薄膜上形成作为平面化薄膜的O3-TEOS薄膜。然而，因为O3-TEOS薄膜显示出与下层的极大相关性，所以它以随位于其下的下层的类型或状态而变化的速率进行生长。在某些情况下，O3-TEOS薄膜可具有多个空位，或显示出回流减小和再生性能力退化。结果，常规的方法具有诸如生产率和可靠性减小等问题。在由钨替代铝组成的诸金属布线处，O3-TEOS薄膜的生长速率大大减小，从而引起薄膜质量的下降。因此，本专利技术的目的是解决先前技术中所涉及的上述诸问题，并提供一种在半导体器件的诸金属布线之间形成绝缘薄膜的方法，它涉及在绝缘薄膜上形成光刻成形的诸金属布线，使用等离子体对获得结构的整个表面进行处理，然后在经等离子体处理的结构表面形成CVD氧化薄膜和O3-TEOS薄膜，从而防止在绝缘层中形成空位以及绝缘层质量的下降，同时实现优良的再生率、改进的生产率和可靠性提高。依据本专利技术，通过提供一种在半导体器件的诸金属布线之间形成绝缘薄膜的方法来实现此目的，该方法包括以下步骤在半导体衬底上形成绝缘薄膜；在所述绝缘薄膜上形成诸金属布线；用等离子体处理所述诸金属布线；在经等离子体处理后获得结构的整个暴露的表面上形成含过量硅的氧化薄膜；以及在所述氧化薄膜上形成O3-正硅酸四乙酯。依据本专利技术，在半导体衬底上形成的绝缘薄膜可包括氧化薄膜或硼磷硅酸玻璃薄膜。可使用N2气等离子体进行等离子体处理。可依据等离子体增强化学气相淀积法，用SiH4-N2O混合气体来形成含过量硅的氧化薄膜，俾使氧化薄膜能具有不小于1.47的折射率。通过以下对实施例的描述，并结合参考附图，可使本专利技术的其它目的和方面变得明显起来，其中图1A到1C是分别示出用常规方法在半导体器件的诸金属布线之间形成绝缘薄膜的剖面图；以及图2A到2D则是依据本专利技术分别示出在半导体器件的诸金属布线之间形成绝缘薄膜方法的剖面图。参考图2A到2D，图中图示说明依据本专利技术在半导体器件的诸金属布线之间形成绝缘薄膜的方法。为了便于描述，将描述由钨(W)组成的诸金属布线。在图2A到2D中，分别相应于图1A到1C中那些元件的元件由相同的标号代表。依据本专利技术的方法，先制备由硅大圆片构成的半导体衬底(未示出)，该衬底具有元件隔离用氧化薄膜，以限定有源区。半导体衬底也设置有每个均包含栅极和源/漏极的MOS晶体管。半导体衬底也设置有电容器和位线。然后如图2A所示，在半导体衬底的整个表面上形成由硼磷硅酸玻璃(BPSG)构成的绝缘薄膜1。在绝缘薄膜1上，依据溅射方法连续形成Ti层2和TiN层3，以形成用于防止在随后形成的诸金属布线中产生针眼或杂质扩散现象的阻挡金属层。在TiN层3上，依据CVD方法形成W层4。其后，依据溅射方法在W层4上形成TiN构成的防反射薄膜5。防反射薄膜5用于当W层4在其后为了光刻成形而连续曝光时，防止产生不规则的反射现象。然后依据熟知的光刻法以连续的方式从防反射薄膜5到Ti层2对获得的结构进行湿法或干法刻蚀，从而形成由防反射薄膜5的图形、TiN层3的图形和Ti层2的图形组成的诸金属布线。如图2B所示，用Ar等离子体对获得的结构的整个暴露表面进行处理，该结构包括防反射薄膜图形，W层图形，TiN层图形和Ti层图形的暴露表面以及绝缘薄膜。最好以双频方式，也即使用两个不同的频率，一个是高频，另一个是低频进行等离子体处理。试验结果发现，当使用范围从200W到400W的高频和不低于50W的低频在不低于25℃的温度下进行10秒或更长时间的等离子体处理时，就获得显示出优良的薄膜质量的O3-TEOS薄膜。当使用N2气等离子体替代Ar等离子体进行等离子体处理时，可获得相同的效果。其后如图2C所示，依据PECVD法，用SiH4-N2O混合气体形成厚度为1,000或以上的氧化薄膜8，它含过量的Si原子且折射率为1.47或以上。试验结果发现，其后在氧化薄膜8上形成的诸层当氧化薄膜8具有较高反射率时，其质量有所改进。典型的CVD氧化薄膜具有大约1.45的折射率。然后如图2D所示，在氧化薄膜8上形成厚度为5,000A的O3-TEOS薄膜7。于是对O3-TEOS薄膜进行平面化。这本文档来自技高网...

【技术保护点】
一种用于在半导体器件的诸金属布线之间形成绝缘薄膜的方法，其特征在于包括以下步骤：在半导体衬底上形成绝缘薄膜；在所述绝缘薄膜上形成诸金属布线；用气体等离子体处理所述诸金属布线；在经所述等离子体处理后获得的结构的整个暴露表面形成含过量硅的氧化薄膜；以及在所述氧化薄膜上形成第二绝缘薄膜。２．如权利要求１所述的方法，其特征在于绝缘薄膜包括在半导体衬底上形成的氧化薄膜或硼磷玻璃硅酸薄膜。

【技术特征摘要】
【国外来华专利技术】KR 1995-6-28 17677/951.一种用于在半导体器件的诸金属布线之间形成绝缘薄膜的方法，其特征在于包括以下步骤在半导体衬底上形成绝缘薄膜；在所述绝缘薄膜上形成诸金属布线；用气体等离子体处理所述诸金属布线；在经所述等离子体处理后获得的结构的整个暴露表面形成含过量硅的氧化薄膜；以及在所述氧化薄膜上形成第二绝缘薄膜。2.如权利要求1所述的方法，其特征在于绝缘薄膜包括在半导体衬底上形成的氧化薄膜或硼磷玻璃硅酸薄膜。3.如权利要求1所述的方法，其特征在于诸金属布线包括由阻挡金属层、钨层和防反射层组成的多层结构。4.如权利要求1所述的方法，其特征在于金属布线包括阻挡金属层和铝层。5.如权利要求1所述的方法，...

【专利技术属性】
技术研发人员：李乘茂，
申请(专利权)人：现代电子产业株式会社，
类型：发明
国别省市：KR[韩国]