半导体器件及其制造方法技术

一种半导体器件中的隔离膜和形成该隔离膜的方法，通过在一隔离区的ＳＯＩ（绝缘体上的硅）层中注入杂质离子，能增大有源区的尺寸和改善隔离膜的平整度，并减少了工艺步骤。（*该技术在2016年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及半导体器件中的一种隔离膜及形成该膜的方法，特别是涉及通过在一隔离区上的SOI(绝缘体上的硅)层中注入杂质离子来增大有源区的尺寸和改善隔离膜平整度(planarization)的半导体器件中的隔离膜及形成该膜的方法。目前，随着半导体器件的集成度越来越高，一种SOI晶体管被用于作为下一代的晶体管。其电性能，例如击穿特性和阈值电压，与通常的MOS(金属氧化物半导体)晶体管相比，有了明显的改进。这种SOI晶体管是在SOI晶片上形成的。就SOI晶片的结构看，其中的SOI层(例如硅基片)、绝缘层和上面的硅层，其叠置情况是与通常所用的体型(bulk-type)晶片不同的。形成半导体中隔离膜的一般方法可参看附图说明图1A和图1B来说明。如图1A所示，一个衬垫氧化膜4和氮化膜5相继形成在SOI晶片10上，晶片10有叠层结构的硅基片1、绝缘层2和SOI层3，而氮化膜5和衬垫氧化膜4相继成型以暴露隔离区F内的SOI层3。然后，如图1B所示，利用硅的局部氧化(LOCOS)法使暴露的SOI层3氧化而形成隔离膜6。以这种LOCOS法形成的隔离膜，其缺点在于有高的集成布局(topology)，本文档来自技高网...

【技术保护点】
一种半导体器件，包括：一个ＳＯＩ晶片，具有一硅基片、一绝缘层和一ＳＯＩ层；一个有源区，通过以第一类杂质离子进行掺杂而在所述ＳＯＩ层的第一选择区域形成；以及一个隔离区，形成在所述ＳＯＩ层的第二选择区域，其中该隔离区是以第二类杂质离子进行掺杂的，以便将另一个与所述有源区相邻的有源区隔离开来。２．如权利要求１所述的半导体器件，其特征在于，所述第一类杂质的类型是与所述第二类杂质的类型相反的。

【技术特征摘要】
【国外来华专利技术】KR 1995-6-20 16405/951.一种半导体器件，包括一个SOI晶片，具有一硅基片、一绝缘层和一SOI层；一个有源区，通过以第一类杂质离子进行掺杂而在所述SOI层的第一选择区域形成；以及一个隔离区，形成在所述SOI层的第二选择区域，其中该隔离区是以第二类杂质离子进行掺杂的，以便将另一个与所述有源区相邻的有源区隔离开来。2.如权利要求1所述的半导体器件，其特征在于，所述第一类杂质的类型是与所述第二类杂质的类型相反的。3.如权利要求1所述的半导体器件，其特征在于，所述第二类杂质的浓度高于所述第一类杂质的浓度。4.如权利要求1所述的半导体器...

【专利技术属性】
技术研发人员：黄，
申请(专利权)人：现代电子产业株式会社，
类型：发明
国别省市：KR[韩国]