【技术实现步骤摘要】
本专利技术涉及信息存储用电容的绝缘膜采用复合氧化物的具有存储器单元阵列的，特别涉及电容绝缘膜采用强电介质(ferroelectric)的强电介质存储器(Ferrielecric Random access Memorg)(FRAM)的单元晶体管及单元电容之间连接布线部分、位线接触部分及存储器单元的结构及其形成方法，以及电容绝缘膜(capacitor insulation film)采用高介电常数电介质(dielectric)的具有动态存储器单元阵列的动态随机存储器(DRAM)的存储器单元的结构及其形成方法。近几年，采用钙钛结构(perovskite structure)或层状钙钛结构的物质构成强电介质薄膜作为信息存储用电容的电极间绝缘膜的非易失性强电介质存储器单元(non-vilatile ferroalactic memory aell)(FRAM单元)及其阵列的FRAM受到人们的关注。强电介质具有这样的特性，即加上电场时一旦产生电极化，则在上述电场即使不存在时，仍然保留，当加上与上述电场相反方向的具有一定强度以上的电场时，极化的方向发生反转。注意到该电介...
【技术保护点】
一种半导体器件制造方法，其特征在于，包括在半导体基板表层部分上形成由杂质扩散区组成的漏极区及源极区的ＭＯＳ晶体管的步骤，在形成所述ＭＯＳ晶体管的步骤后，在所述半导体基板上形成绝缘膜的步骤，在所述绝缘膜上有选择地对接触孔进行开口的 步骤，将下端部与所述ＭＯＳ晶体管的所述漏极区及所述源极区内的某一区域接触的电容接触接点埋入并形成于所述接触孔中的步骤，在形成所述电容接触接点的步骤后，在所述绝缘膜上形成具有下部电极、强电介质膜及上部电极的强电介质电容的步骤，形成 连接所述强电介质电容的所述上部电极与所述电容接触接点上面之间的布线的步骤。
【技术特征摘要】
JP 1997-2-3 020330/971.一种半导体器件制造方法，其特征在于，包括在半导体基板表层部分上形成由杂质扩散区组成的漏极区及源极区的MOS晶体管的步骤，在形成所述MOS晶体管的步骤后，在所述半导体基板上形成绝缘膜的步骤，在所述绝缘膜上有选择地对接触孔进行开口的步骤，将下端部与所述MOS晶体管的所述漏极区及所述源极区内的某一区域接触的电容接触接点埋入并形成于所述接触孔中的步骤，在形成所述电容接触接点的步骤后，在所述绝缘膜上形成具有下部电极、强电介质膜及上部电极的强电介质电容的步骤，形成连接所述强电介质电容的所述上部电极与所述电容接触接点上面之间的布线的步骤。2.一种半导体器件制造方法，其特征在于，包括在半导体基板表层部分上形成由杂质扩散区构成的漏极区及源极区的MOS晶体管的步骤，在形成所述MOS晶体管的步骤后，在所述半导体基板上形成第1绝缘膜的步骤，在所述第1绝缘膜上对露出所述MOS晶体管的所述漏极区及所述源极区内的某一区域的第1接触孔进行开口的步骤，在所述第1绝缘膜上形成下端部通过所述第1接触孔与所述MOS晶体管的所述漏极区及所述源极区内的所述某一区域接触的位线的步骤，在所述第1绝缘膜上对露出所述MOS晶体管的所述漏极区及所述源极区内其他区域的第2接触孔进行开口的步骤，将下端部与所述MOS晶体管的所述漏极区及所述源极区内的所述其他区域接触的第1电容接触接点埋入并形成于所述第2接触孔中的步骤，在所述第1绝缘膜及所述位线上形成第2绝缘膜的步骤，在位于所述第2绝缘膜的所述第2接触孔的上方处对第3接触孔进行开口的步骤，将下端部与所述第1电容接触接点上端部连接的第2电容接触接点埋入并形成于所述第3接触孔中的步骤，在形成所述第2电容接触接点的步骤后，在所述第2绝缘膜上形成具有下部电极，强电介质膜及上部电极的强电介质电容的步骤，形成连接所述强电介质电容的所述上部电极与所述第2电容接触接点的上端部之间的布线的步骤。3.如权利要求2所述的半导体器件制造方法，其特征在于，形成所述第3接触孔的步骤与形成所述第2接触孔的步骤可以连续进行，形成所述第1电容接触接点的步骤与形成所述第2电容接触接点的步骤可以作为一个整体进行。4.如权利要求2所述的半导体器件制造方法，其特征在于，在将所述第2电容接触接点埋入并形成的步骤后，在形成所述强电介质电容的步骤前，还具有在所述第2绝缘膜上淀积第3绝缘膜的步骤，在形成所述强电介质电容的步骤后，在形成所述布线的步骤前，还具有用于在所述第3绝缘膜上对所述布线进行连接的第4接触孔进行开口的步骤。5.如权利要求2所述的半导体器件制造方法，其特征在于，形成所述布线的步骤含有在对所述第2电容接触接点的所述上端部进行刻蚀后淀积布材料并生成图形的步骤。6.如权利要求2所述的半导体器件制造方法，其特征在于，在将所述第2电容接触接点埋入并形成的步骤后，在形成所述强电介质电容的步骤前，还具有至少采用氢系气体和氮系气体中一种气体进行烧结的步骤。7.如权利要求2所述的半导体器件制造方法，其特征在于，形成所述强电介质电容的步骤，在淀积了所述下部电极及所述强电介质膜后，含有在所述强电介质膜上淀积第4绝缘膜的步骤及在所述第4绝缘膜有选择地对开口部分进行开口的步骤，在所述开口部分及所述第4绝缘膜上淀积所述上部电极形成用的电极材料后，含有利用去除所述第4绝缘膜上的所述电极材料形成所述上部电极的步骤。8.如权利要求2所述的半导体器件制造方法，其特征在于，形成所述第2电容接触接点的步骤，在所述第2绝缘膜上及所述第2接触孔内部淀积高熔点金属材料后，含有去除所述第2绝缘膜上的所述高熔点金属材料的步骤。9.一种半导体器件制造方法，其特征在于，具有在半导体基板表层上划定分别具有源极区、沟道区及漏极区的若干个MOS晶体管呈矩阵状且方格相间配置的单元阵列区域的步骤，所述若干个MOS晶体管的所述列方向相邻2个晶体管用共有所述漏极区形状、构成若干对，而在所述单元阵列的所述行方向形成相互大致平行的若干根字线的步骤，所述若干根字线的每1根通过栅极绝缘膜在对应于行的所述若干个MOS晶体管的各所述沟道区上形成栅极，以及在所述若干根字线及所述半导体基板上形成第1绝缘膜的步骤，在所述第1绝缘膜上有选择地形成若干个第1接触孔的步骤，在所述单元阵列区域的所述列方向上，在所述第1绝缘膜上形成相互大致平行的若干根位线的步骤，所述若干根位线的每一根通过所述若干个第1接触孔相应的1个孔与对应列的所述若干个MOS晶体管的各所述漏极区连接，以及将其各下端部与所述若干个MOS晶体管的各所述源极区接触的若干个第1电容接触接点埋入并形成于所述第1绝缘膜中的步骤，在所述若干根位线上及所述第1绝缘膜上形成第2绝缘膜的步骤，将下端部分别与所述若干个第1电容接触接点上端部接触的若干个第2电容接触接点埋入并形成于所述第2绝缘膜中的步骤，在所述若干个第2电容接触接点上及所述第2绝缘膜上形成第3绝缘膜的步骤，在所述第3绝缘膜上对应于所述若干根字线在与其大致平行的方向形成若干根电容板极线的步骤，与所述若干个MOS晶体管相对应、在所述若干根板极线上分别形成若干个强电介质电容的步骤，所述若干个强电介质电容分别具有由所述若干根板极线构成的下部电极、在所述下部电极上形成的强电介质及在所述强电介质膜上形成的上部电极，以及形成覆盖所述若干个强电介质电容及第3绝缘膜的第4绝缘膜的步骤，在所述第4绝缘膜上有选择地对若干个第2接触孔进行开口、使所述若干个强电介质电容的所述上部电极露出的步骤，在所述第4绝缘膜及第3绝缘膜对分别使所述若干个第2电容接触接点露出的若干个第3接触孔进行开口的步骤，在所述第4绝缘膜上淀积电极布线材料、生成图形、形成分别连接所述上部电极与所述若干个电容接触接点上端部之间的若干根布线的步骤。10.如权利要求9所述的半导体器件制造方法，其特征在于，将所述第1电容接触接点埋入并形成于所述第1绝缘膜上的步骤与将所述第2电容接触接点埋入并形成于所述第2绝缘膜上的步骤一起进行。11.如权利要求10所述的半导体器件制造方法，其特征在于，将所述第2电容接触接点埋入形成的步骤，包括在所述第2绝缘膜有选择地对接触孔进行开口的步骤，在所述第2绝缘膜上及所述第2接触孔内部淀积高熔点金属材料的步骤及利用化学机构研磨去除所述第2绝缘膜上的所述高熔点金属材料的。12.一种半导体器件，其特征在于，包括在半导体基板表层部分上形成的、由杂质区构成的漏极区及源极区的MOS晶体管，在含有所述MOS晶体管的所述半导体基板上形成的绝缘膜，在所述绝缘膜内埋入形成的、下端部与所述漏极区及所述源极区中某一区接触的的电容接触接点，在所述绝缘膜上部形成的、具有下部电极、电极间强电介质膜及上部电极的强电介质电容，连接所述电容接触接点的上端与所述强电介质电容的所述上部电极之间的布线，13.一种半导体器件，其特征在于，包括在半导体基板表层部分上形成的、由杂质扩散区构成的漏极区及源极区的MOS晶体管，在含有所述MOS晶体管的所述半导体基板上形成的第1绝缘膜，在所述第1绝缘膜内埋入并形成的位线接触接点，通过所述位线接触接点、与所述漏极区及所述源极区中某一区域连接的在所述第1绝缘膜上形成的位线，在所述第1绝缘膜内埋入形成的、下端部与所述漏极区及所述源极区中另一区域接触的第1电容接触接点，在含有所述位线的半导体基板上形成的第2绝缘膜，在所述第2绝缘膜内埋入并形成的、下端部与所述第1电容接触接点的上端接触的第2电容接触接点，在所述第2绝缘膜上形成的、具有下部电极、电极间强电介质膜及上部电极的强电介质电容，连接所述第2电容接触接点的上端与所述强电介质电容的所述上部电极之间的布线。14.如权利要求13所述的半导体器件，其特征在于，所述第1电容接触接点与所述第2电容接触接点可以整体地形成。15.如权利要求13所述的半导体器件，其特征在于，还具有在所述第2电容接触接点的上方及所述强电介质电容的下方形成的第3绝缘膜，所述布线通过所述第3绝缘膜开口的接触孔、连接所述第2电容接触接点的上端与所述强电介质电容的上部电极之间。16.如权利要求13所述的半导体器件，其特征在于，所述第2电容接触接点和所述布线的材料相互不一样。17.如权利要求13所述的半导体器件，其特征在于，所述第2电容接触接点的材料是高熔点金属，所述布线材料至少是从铝系材料、铜系材料和多晶硅系材料中选择的一种材料。18.如权利要求13所述的半导体器件，其特征在于，所述布线下面的面积比所述第2电容接触接点的上端部面积要大，所述布线的下面与所述第2电容接触接点的上端部及所述第2绝缘膜接触。19.如权利要求13所述的半导体器件，其特征在于，所述强电介质电容的所述上部电极，埋入并形成于在淀积在所述强电介质电容的所述电极间强电介质膜上的第4绝缘膜中形成的开口部分。20.一种半导体器件，其特征在于，在所述半导体基板上形成含有所述MOS晶体管作为1个单元的若干个MOS晶体管，所述若干个MOS晶体管内相邻2个晶体管构成共有所述漏极区呈直线状排列的晶体管对，在所述半导体基板表层部分、所述晶体管对作为一个单元的若干个晶体管对配置成矩阵状且方格相间，在所述若干个晶体管对的上方分别配置与其相对应的由所述强电介质电容构成的2个强电介质电容。21.如权利要求20所述的半导体器件，其特征在于，还具有与所述行的同一行配置的所述若干个MOS晶体管各栅极连接的若干根字线，与所述行的同一行配置的所述若干个MOS晶体管分别对应的所述强电介质电容的所述下部电极连接的若干根电容板极线，以及与所述列的同一列配置的所述若干个MOS晶体管的所述漏极区连接的若干根位线。22.如权利要求13所述的半导体器件，其特征在于，所述第1及第2电容接触接点形成上面直径比底面直径大的倒锥状。23.如权利要求13所述的半导体器件，其特征在于...
【专利技术属性】
技术研发人员：望月博，奥和田久美，金谷宏行，日高修，
申请(专利权)人：东芝株式会社，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。