制造多电平掩模只读存储器的方法技术

一种制造多电平掩模ＲＯＭ的方法，包括以下步骤：形成多个存储单元晶体管，淀积覆盖存储单元晶体管的介质膜并使之平面化，在选择的存储单元晶体管的区域的介质膜内形成开口，以及通过选择的存储单元晶体管的开口和栅电极将杂质离子注入到它的沟道区内，得到规定的阈值电压。平面化介质膜，减少注入离子的散射，由此防止注入离子的横向扩展并获得较高集成度的多电平掩模ＲＯＭ。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及制造多电平掩模ROM(只读存储器)的方法，特别涉及制造具有多电平ROM单元的掩模ROM的方法。在每个存储单元内具有绝缘栅场效应晶体管(IGFET)例如MOSFET的常规非易失性半导体存储器件通常能存储1位数据，即“1”或“0”。随着增加非易失性半导体存储器件中存储容量的需求不断增加，近来提出一种多电平非易失半导体存储器件，包括多个多电平存储单元，每个单元能存储多电平数据，例如2位数据。例如在JP-A-7-142611中介绍了制造具有多电平(或2位)存储单元的掩模ROM即普通的非易失半导体存储器件的制造方法。附图说明图1A到1D连续地示出了该公开文本中介绍的制造工艺，其中存储单元晶体管B1到B4具有不同的阈值电压Vb1到Vb4，并且Vb1＜Vb2＜Vb3＜Vb4。所有的存储单元晶体管B1到B4具有相同的基本结构，包括形成在半导体衬底101上的栅绝缘膜102，形成于其上的栅电极103，和半导体衬底101表面区内的源/漏扩散区104，沟道区设置在栅电极103下面的源/漏扩散区104之间。层间介质膜105覆盖在整个基本结构上。在图1A中，通过光刻技术在层间介质膜105上形成第一光刻胶掩模106，第一光刻胶掩模106具有第一开口107，存储单元晶体管B2和B4处的层间介质膜105由此露出。使用硼离子进行第一离子注入，穿过第一开口107和栅电极103在存储单元晶体管B2和B4的沟道区形成第一注入区108。通过使用约250keV加速能量的规定剂量，第一离子注入可确保存储单元晶体管B2的阈值电压Vb2。随后，如图1B所示，使用第一光刻胶掩模106作为腐蚀掩模选择性腐蚀覆盖存储单元晶体管B2和B4的那部分层间介质膜105，以减少那部分层间介质膜105的厚度，之后除去第一光刻胶掩模106。此后，如图1C所示，形成具有开口109的第二光刻胶掩模106a，以露出存储单元晶体管B3和B4，之后进行第二离子注入，穿过开口109和栅电极103在存储单元晶体管B3和B4的沟道区内形成注入区110。在该步骤中，存储单元晶体管B4内层间介质膜105的厚度减少使存储单元晶体管B4内注入区110的深度比存储单元晶体管B4内沟道区更深。通过使用规定剂量的硼离子，第二离子注入可确保存储单元晶体管B3的阈值电压Vb3。此后，使用第二光刻胶掩模106a进行第三离子注入，在存储单元晶体管B4的沟道区内形成注入区112。在该步骤中，由于存储单元晶体管B4内层间介质膜105的厚度厚于存储单元晶体管B4内层间介质膜105的厚度，所以注入区111形成在存储单元晶体管B3的栅电极103内。因此，第三离子注入不影响存储单元晶体管B3的阈值电压Vb3，同时通过第二离子注入和第三离子注入可确保存储单元晶体管B4的阈值电压Vb4。在如上所述多电平掩模ROM的常规制造方法中，在存储单元晶体管内形成多电平数据的离子注入(下文称做“代码离子注入”)的缺点是相对于离子注入的方向，代码离子注入形成的注入区在横向方向内扩展很显著，下面将详细介绍。图2示意性地示出了在掩模ROM的制造步骤中掩模ROM开口的示例性俯视图，其中源/漏扩散区N1、N2和N3在垂直于栅电极G1、G2和G3的延伸方向内延伸。在这种结构中，存储单元晶体管的沟道区设置在如G1等的栅电极下，位于如N1和N2等源/漏区之间。通过在光刻胶掩模内形成的开口K1、K2和K3内进行代码离子注入。在离子注入中，当注入的离子穿过层间介质膜或栅电极的表面时，注入的离子被层间介质膜或栅电极的表面散射，特别是层间介质膜105的对角线曲面散射。散射是阻碍多电平掩模ROM的存储单元晶体管较高集成度的因素之一，是由于存储单元晶体管内注入区的横向扩展影响了相邻存储单元晶体管的阈值电压。本专利技术的一个目的是提供一种制造多电平掩模ROM的方法，在存储单元晶体管的代码离子注入期间，能够抑制注入离子的横向扩展，由此减少了相邻存储单元晶体管阈值电压的变化。在本专利技术的一个方案中提供了一种制造包括多个存储单元晶体管的多电平掩模ROM的方法，该方法包括步骤在半导体衬底的每个存储单元晶体管的区域内形成栅绝缘膜、栅电极和源/漏扩散区；形成覆盖栅电极和源/漏区的介质膜；平面化介质膜；在选择的存储单元晶体管的区域覆盖栅电极的那部分介质膜内形成开口；以及通过开口和栅电极将杂质离子注入到选择的存储单元晶体管的沟道区内，以得到选择的存储单元晶体管规定的阈值电压。在本专利技术的另一个方案中也提供了一种制造包括多个存储单元晶体管的多电平掩模ROM的方法，该方法包括步骤在半导体衬底的每个存储单元晶体管的区域内形成栅绝缘膜、栅电极和源/漏扩散区；形成覆盖栅电极和源/漏区的第一介质膜；平面化第一介质膜；在第一介质膜上形成腐蚀终止层；在腐蚀终止层上形成第二介质膜；在选择的存储单元晶体管的区域覆盖栅电极的那部分第二介质膜内形成开口；以及通过开口、腐蚀终止层和栅电极将杂质离子注入到选择的存储单元晶体管的沟道区内，以得到选择的存储单元晶体管规定的阈值电压。根据本专利技术的制造方法，对层间介质膜(第一介质膜)的表面进行平面化，形成层间介质膜的平坦表面，由此防止了注入离子的散射并减少了注入区的横向扩展。参考附图，从下面的说明书中本专利技术的以上和其它目的、特征及优点将很显然。图1A到1D为掩模ROM的剖面图，连续地示出了它的常规制造工艺中的工艺步骤；图2为在图1A到1D的步骤中掩模ROM的示意性俯视平面图；图3A到3D为掩模ROM的剖面图，连续地示出了根据本专利技术的第一实施例多电平非易失半导体存储器件的制造工艺中的工艺步骤；图4为存储单元晶体管内注入区的杂质浓度分布对图3A到3D的掩模ROM内深度的曲线图；图5A到5D为掩模ROM的剖面图，连续地示出了根据本专利技术的第二实施例多电平非易失半导体存储器件的制造工艺中的工艺步骤；以及图6A到6D为掩模ROM的剖面图，连续地示出了根据本专利技术的第三实施例多电平非易失半导体存储器件的制造工艺中的工艺步骤。现在参考附图更具体地介绍本专利技术，其中类似的结构元件用类似的参考数字表示。参考示出了根据本专利技术的第一实施例的方法2位掩模ROM的制造工艺的图3A到3D，设计存储单元晶体管A1到A4具有不同的阈值电压Va1到Va4，并且Va1＜Va2＜Va3＜Va4，用于存储2位数据格式的不同数据。存储单元晶体管A1到A4具有相同的基本结构，包括形成在p导电类型半导体衬底11上的栅绝缘膜12，形成其上的栅电极13，和在半导体衬底11的表面区内形成的一对源/漏扩散区14，沟道区设置在栅电极13下面的源/漏扩散区14之间。由化学汽相淀积(CVD)技术形成的层间介质膜15覆盖在存储单元晶体管的整个基本结构上。淀积后，使用化学机械抛光技术对层间介质膜15进行平面化步骤。在图3A中，通过光刻技术在层间介质膜15上形成第一光刻胶掩模16，第一光刻胶掩模16具有第一开口17，由此露出覆盖存储单元晶体管A2和A4的那部分层间介质膜15。使用光刻胶掩模16作为掩模选择性腐蚀层间介质膜15，露出存储单元晶体管A2和A4的栅电极13的表面。随后，如图3B所示，通过第一离子注入步骤，穿过第一开口17和栅电极13注入硼离子18，在存储单元晶体管A2和A4的沟道区形成第一注入区19。通本文档来自技高网...

【技术保护点】
一种制造包括多个存储单元晶体管的多电平掩模ＲＯＭ的方法，所述方法包括以下步骤：在半导体衬底的每个存储单元晶体管的区域内形成栅绝缘膜、栅电极和源／漏扩散区；形成覆盖所述栅电极和所述源／漏扩散区的介质膜；平面化所述介质膜；在选择的存储单元晶 体管的区域内覆盖所述栅电极的那部分所述介质膜内形成开口；以及通过所述开口和所述栅电极将杂质离子注入到所选择的存储单元晶体管的沟道区内，以得到所选择的存储单元晶体管规定的阈值电压。

【技术特征摘要】
JP 1997-10-30 298925/971．一种制造包括多个存储单元晶体管的多电平掩模ROM的方法，所述方法包括以下步骤在半导体衬底的每个存储单元晶体管的区域内形成栅绝缘膜、栅电极和源/漏扩散区；形成覆盖所述栅电极和所述源/漏扩散区的介质膜；平面化所述介质膜；在选择的存储单元晶体管的区域内覆盖所述栅电极的那部分所述介质膜内形成开口；以及通过所述开口和所述栅电极将杂质离子注入到所选择的存储单元晶体管的沟道区内，以得到所选择的存储单元晶体管规定的阈值电压。2．根据权利要求1的方法，其中穿过对应的所述栅电极露出所述开口。3．根据权利要求1的方法，还包括在所述介质膜形成步骤之前平面化所述栅电极的步骤。4．根据权利要求1的方法，其中在基本上垂直于所述栅电极表面的方向内进行注入所述杂质离子的注入步骤。5．根据权利要求1的方法，其中重复地进行所述开口形成步骤和所述杂质离子注入步骤。6．根据权利要求1的方法，其中所述平面化步骤包括化学机械抛光步骤。7．一种制造包括多个存储单元晶体管的多电平...

【专利技术属性】
技术研发人员：小槻一贵，
申请(专利权)人：日本电气株式会社，
类型：发明
国别省市：JP[日本]