掩膜式只读存储器的制造方法技术

一种掩膜式只读存储器的制造方法，此方法提供一基底，再于基底上形成掺杂导体层。接着，图案化此掺杂导体层以形成多个条状掺杂导体层，再以热氧化法于基底与条状掺杂导体层上形成介电层，并同时于条状掺杂导体层下方的基底中形成多个扩散区。然后，于介电层上形成图案化的导体层。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种只读存储器(Read Only Memory，ROM)的制造方法，且特别是涉及一种掩膜式只读存储器(Mask ROM)的制造方法。一般掩膜式只读存储器的结构是将复晶硅字线(Word Line，WL)横跨于位线(Bit Line，BL)之上，而位于字线下方以及位线之间的区域则作为存储胞的信道区。对部分工艺而言，掩膜式只读存储器即以信道中离子注入与否，来储存二进制数据「0」或「1」。其中，注入离子到指定的信道区域的工艺又称为编码注入(Coding Implantation)工艺。在目前提高元件集成度的趋势下，会依据设计规则缩小元件的尺寸，为了适应上述因元件缩小所产生的短信道效应问题，埋入式位线必须采用浅接面(Shallow junction)或是超浅接面(Ultra shallowjunction)，并辅以口袋离子注入(Pocket Implant)的方法而形成。然而，浅接面或超浅接面的源极/漏极区固然能改善因元件缩小所产生的短信道效应问题，但由于埋入式位线的深度/接面较浅，将会导致埋入式位线的阻值升高。因此，本专利技术的目的为提供一种，能够避免因元件缩小所产生的本文档来自技高网...

【技术保护点】
一种掩膜式只读存储器的制造方法，该方法包括： 提供一基底； 于该基底上形成一掺杂导体层； 图案化该掺杂导体层，以形成多个条状掺杂导体层； 以热氧化法于该基底与该些条状掺杂导体层上形成一介电层，并同时于该些条状掺杂导体层下方的该基底中形成多个扩散区；以及 于该介电层上形成一图案化导体层。

【技术特征摘要】
1.一种掩膜式只读存储器的制造方法，该方法包括提供一基底；于该基底上形成一掺杂导体层；图案化该掺杂导体层，以形成多个条状掺杂导体层；以热氧化法于该基底与该些条状掺杂导体层上形成一介电层，并同时于该些条状掺杂导体层下方的该基底中形成多个扩散区；以及于该介电层上形成一图案化导体层。2.如权利要求1所述的掩膜式只读存储器的制造方法，其特征在于该掺杂导体层的材质包括掺杂一离子的多晶硅。3.如权利要求1所述的掩膜式只读存储器的制造方法，其特征在于形成该掺杂导体层的方法包括于化学气相沉积工艺中，临场掺杂一离子以进行沉积。4.如权利要求3所述的掩膜式只读存储器的制造方法，其特征在于所掺杂的该离子包括磷离子。5.如权利要求4所述的掩膜式只读存储器的制造方法，其特征在于该离子的掺杂剂量为0.5*1019至0.5*10211/cm3左右。6.如权利要求3所述的掩膜式只读存储器的制造方法，其特征在于所掺杂的该离子包括砷离子。7.如权利要求6所述的掩膜式只读存储器的制造方法，其特征在于该离子的掺杂剂量为0.5*1019至0.5*10211/cm3左右。8.如权利要求1所述的掩膜式只读存储器的制造方法，其特征在于于形成该些扩散区后，还包括进行一口袋离子注入工艺。9.一种掩膜式只读存储器的制造方法，该方法包括提供一基底；于该基底上形成一掺杂导体层；图案化该掺杂导体层，以形成多个条状掺杂导体层；于该基底与该些条状掺杂导体层上形成一介电层；进行一回火...

【专利技术属性】
技术研发人员：范左鸿，叶彦宏，詹光阳，刘慕义，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]