半导体器件及其制造方法技术

一种半导体器件，其改进了用做阻挡金属膜的钽基金属与铜掩埋布线之间的粘附性，从而防止铜掩埋布线剥落。在为层间绝缘膜的掩埋布线设计的沟槽中形成膜厚为２００－５００埃的钽膜和膜厚为１．１－１．５５μｍ的铜掩埋布线。铜掩埋布线通过将膜厚为０．０８－０．１２μｍ的铜薄膜和膜厚为１．０－１．５μｍ的铜厚膜堆叠在一起形成。另外在钽膜和铜掩埋布线之间形成厚度为约２０埃的非晶态金属膜。另外还在钽膜和表面保护膜和层间绝缘膜的每个之间形成膜厚度为约几个埃的氧化钽膜。（*该技术在2019年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及，特别涉及，其中层间绝缘膜提供有为掩埋布线设计的接触孔、通孔或沟槽；并且为掩埋布线设计的接触孔、通孔或沟槽用铜或铜基导电材料通过钽基金属的阻挡金属膜填充以形成栓塞电极或掩埋布线。在以大规模集成电路(LSI)如存储器、微处理器等为代表的半导体器件中，器件在集成密度上越增加，它们的尺寸就越精细，因此形成各种元件的它们的独立的半导体区域尺寸也就越精细。另外，在这些半导体区域的每个区域中形成栓塞电极或掩埋布线时，形成在层间绝缘膜中的为掩埋布线设计的接触孔、通孔或沟槽在直径上更精细。此外，由于布线密度增加，已经发展了用于制备在半导体衬底的宽度方向堆叠的多层布线的所谓多层互连技术。大多数这种LSI是MOS(金属氧化物半导体)型，其是由MOS型晶体管构成的。这种MOS型LSI在这里简称为LSI。在这种LSI中，特别是在处理速度很高的LSI中，当栓塞电极或掩埋布线形成在这种掩埋布线设计的接触孔、通孔或为沟槽中时，该布线的电阻在工作中是个问题。由于这个问题，需要具有小电阻的布线。附图说明图16是特性曲线图，其画出了布线的宽度即布线宽度(在曲线的x轴上的刻度)和布线的电阻即布线电阻(在曲线的y轴上的刻度)之间的关系的轮廓图。在该图中，布线电阻与布线宽度成反比。顺便提及，在该图中，由虚线指示的特性曲线表示LSI的处理速度。迄今为止，作为为包括LSI的半导体器件设计的布线材料，已经使用了含有铝作为它的主要成分的铝基金属。这种类型的铝基金属具有从2.8到3.0μΩcm的电阻率。然而，只要布线是由这种铝基金属构成，LSI的处理速度就被限制在很窄的限度内，这取决于铝基金属的电阻率。因而，为了提高LSI的处理速度，需要使用电阻率比铝基金属的电阻率小的导电材料作为布线的金属。从上述立场出发，已经使用铜(即Cu)代替这种铝基金属。铜具有从1.9到2.2μΩcm的电阻率，这比铝基金属的电阻率低很多。下面说明使用铜形成掩埋布线的例子。在该例子中，由氧化硅(例如SiO2等)制成并提供有为掩埋布线设计的沟槽的层间绝缘膜预先形成在半导体衬底上。然后，用溅射工艺等工艺在这种半导体衬底上形成铜薄膜。之后用电镀在铜薄膜上形成铜厚膜。铜膜分两级形成的原因是必需在精细的接触孔内形成具有足够的膜厚的铜布线。另一方面，在这些铜膜的形成之后，对半导体衬底进行热处理。在该热处理中，发生了铜扩散进入层间绝缘膜中的现象。结果，由于上述铜扩散进层间绝缘膜中而产生许多缺陷。例如层间绝缘膜在绝缘性能上变坏；布线电阻增加；以及布线趋于断裂。为了克服上述缺陷，阻挡金属膜预先形成在层间绝缘膜上，然后把铜施加在该阻挡金属膜上以防止施加的铜扩散进层间绝缘膜中。例如，作为这种阻挡金属膜在申请人引证的文献“InternationalReliability Physics Symposium 1997 Tutorial Notes,pages 3.30-3.32”中公开的是由钽基金属制成的高熔点金属膜，如氮化硅钽(TaSiN)，氮化钽(TaN)等。由钽基金属制成的阻挡金属膜具有在如LSI等的半导体器件被使用和进行宽温度变化的不利环境中稳定的优异性能。下面介绍本专利技术要解决的问题。作为在上述文献中公开的阻挡金属膜的钽基金属在与形成在其上的铜布线的粘附性不好，这增加了铜布线剥落的趋势，并因此降低了LSIs等的半导体器件的可靠性。换言之，在形成铜布线时，如上所述，在刚刚形成之后，铜膜在其铜厚膜表面上具有不希望的小丘或隆起部分，从而进行CMP(即化学机械抛光)工艺以抛掉这种不希望的隆起部分。此时，铜膜趋于剥落。铜膜趋于剥落的原因似乎是用在上述CMP工艺中的磨料液体穿过半导体晶片的低粘附力或间隙部分进入晶片内部，从而具有阻挡金属膜的铜布线的连接部分被腐蚀。由于这个原因，布线具有大电阻。另外，提供有这种阻挡金属膜的半导体器件抗应力迁移和电迁移的能力不好。图17是表示在常规半导体器件中获得的布线宽度和布线电阻之间的关系的特性曲线。正如从图中清楚看出，随着布线宽度的减小，布线电阻陡峭地增加。钽基金属和铜布线之间的粘附性不好的原因好象是用溅射工艺等工艺形成的钽基金属没有接受二次处理。因此，在铜布线中产生应力远远大于钽基金属中的应力，这导致发生铜布线的剥落现象。此外，在上述常规技术中，钽基金属和设置在其下的层间绝缘膜之间的粘附性也不好。原因似乎与上述原因相同。鉴于上述问题，本专利技术的目的是提供，其中作为阻挡金属膜的钽基金属与铜布线的连接部分在粘附性上提高了，以防止铜布线剥落下来，从而半导体器件可靠性提高了。根据本专利技术的第一方面，提供的半导体器件有这样结构，即在半导体衬底上形成层间绝缘膜，所述层间绝缘膜带有为掩埋布线设计的接触孔、通孔或沟槽，其中接触孔、通孔或为掩埋布线设计的沟槽用铜或铜基导电材料通过由钽基金属制成的阻挡金属膜填充以形成栓塞电极或掩埋布线，其特征在于至少含有钽和铜的非晶态金属膜形成在阻挡金属膜和导电材料之间。在前述中，至少含有钽的金属氧化物膜可以形成在阻挡金属膜和层间绝缘膜之间。此外，最好非晶态金属膜具有20-500埃的膜厚。另外，需要这样的方式，将导电材料填充在为掩埋布线设计的沟槽中以形成掩埋布线；并且凸形外部电极可以形成在导电材料的端部中。根据本专利技术的第二方面，提供制造具有如下结构的半导体器件的方法，其中半导体器件的结构为在半导体衬底上形成层间绝缘膜，该层间绝缘膜带有为掩埋布线而设计的接触孔、通孔或为沟槽，其中为掩埋布线设计的接触孔、通孔或沟槽用铜或铜基导电材料通过由钽基金属制成的阻挡金属膜填充以形成栓塞电极或掩埋布线，至少含有钽和铜的非晶态金属膜形成在阻挡金属膜和导电材料之间；并且至少含有钽的金属氧化物膜形成在阻挡金属膜和层间绝缘膜之间，该方法包括以下步骤制备半导体衬底，在其中形成层间绝缘膜，该层间绝缘膜提供有为掩埋布线而设计的接触孔、通孔或为沟槽；在为掩埋布线设计的接触孔、通孔或沟槽中形成由钽基金属制成的阻挡金属膜；在阻挡金属膜上形成由导电材料制成的导电薄膜，该导电薄膜以铜或铜基物质作为它的主要成分；在导电薄膜上形成由导电材料制成的导电厚膜，该导电厚膜以铜或铜基物质作为它的主要成分；在非氧化气氛中热处理半导体衬底；和通过抛光厚膜的表面平面化导电厚膜。在前述中，在形成导电厚膜的步骤中，厚膜可以用电镀形成。此外，在平面化导电厚膜的步骤中，厚膜的平面化可以用化学机械抛光工艺进行。此外，在热处理半导体器件的步骤中，半导体器件可以在400-700℃的热处理温度下热处理2-20分钟的时间。通过该，由于非晶态金属膜形成在作为阻挡金属膜的钽基金属和包括铜或铜基金属作为它的主要成分的导电材料之间，钽基金属更紧密地与导电材料接触。因而，可以防止导电材料剥落，这提高了半导体器件的可靠性。通过下面结合附图的说明使本专利技术的上述和其它目的、优点和特点更加明显，其中图1是本专利技术第一实施例的半导体器件的剖面图；图2是图1中所示本专利技术的半导体器件的剖面图，表示该半导体器件的制造方法；图3是图1中所示本专利技术的半导体器件的剖面图，表示该半导体器件的制造方法；图4是图1中所示本专利技术的半导体器件的剖面图，表示该半导体器件的制造方法；图5是图1中所示本专利技术的半导体器件的剖面图，表示该半导体器件的制造方本文档来自技高网...

【技术保护点】
一种半导体器件，具有如下结构：在该结构中形成有层间绝缘膜，所述层间绝缘膜有为掩埋布线设计的接触孔、通孔或沟槽，其中为所述掩埋布线设计的所述接触孔、所述通孔或所述沟槽用铜或铜基导电材料通过由钽基金属构成的阻挡金属膜填充，从而形成栓塞电极或所述掩埋布线，其特征在于： 至少含有所述钽和铜的非晶态金属膜形成在所述阻挡金属膜和所述导电材料之间。

【技术特征摘要】
JP 1998-4-17 107514/19981．一种半导体器件，具有如下结构在该结构中形成有层间绝缘膜，所述层间绝缘膜有为掩埋布线设计的接触孔、通孔或沟槽，其中为所述掩埋布线设计的所述接触孔、所述通孔或所述沟槽用铜或铜基导电材料通过由钽基金属构成的阻挡金属膜填充，从而形成栓塞电极或所述掩埋布线，其特征在于至少含有所述钽和铜的非晶态金属膜形成在所述阻挡金属膜和所述导电材料之间。2．根据权利要求1的半导体器件，其特征在于至少含有钽的金属氧化物膜形成在所述阻挡金属膜和所述层间绝缘膜之间。3．根据权利要求1的半导体器件，其特征在于所述非晶态金属膜的膜厚为20-500埃。4．根据权利要求2的半导体器件，其特征在于所述非晶态金属膜的膜厚为20-500埃。5．根据权利要求1的半导体器件，其特征在于所述导电材料填充在为所述掩埋布线设计的所述沟槽中以形成所述掩埋布线；和凸形外部电极形成在所述导电材料的端部中。6．根据权利要求2的半导体器件，其特征在于所述导电材料填充在为所述掩埋布线设计的所述沟槽中以形成所述掩埋布线；和凸形外部电极形成在所述导电材料的端部中。7．根据权利要求3的半导体器件，其特征在于所述导电材料填充在为所述掩埋布线设计的所述沟槽中以形成所述掩埋布线；和凸形外部电极形成在所述导电材料的端部中。8．半导体器件的制造方法，其中半导体器件具有如下结构其中在半导体衬底上形成有层间绝缘膜，所述层间绝缘膜提供有为掩埋布线设计的接触孔、通孔或沟槽，其中为所述掩埋布线设计所述接触孔、所述通孔或的所述沟槽用铜或铜基导电材料通过由钽基金属构成的阻挡金属膜填充，从而形成栓塞电极或所述掩埋布线；至少含有钽和铜的非晶态金属膜形成在所述阻挡金属膜和所述导电材料之间；至...

【专利技术属性】
技术研发人员：松原义久，
申请(专利权)人：日本电气株式会社，
类型：发明
国别省市：JP[日本]