数据总线性能改善的存储器模块制造技术

一种存储器模块，能够构成其中可减小整个通道长度的短环路贯穿型存储器总线系统，其中安装有多个存储器器件，包括：多个接片，位于存储器模块的前面一侧和后面一侧，与系统板上的连接器接口；多个通路，连接存储器模块的两个不同信号层；和多个数据总线，从存储器模块前侧上的接片通过每个通路延伸到存储器模块后侧的接片。至少一个存储器器件连接到每个数据总线。每个数据总线与其上形成有接片的存储器模块一侧垂直形成。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及存储器模块，尤其涉及一种其数据总线性能改善的存储器模块。存储器设备持续发展，侧重于高密度和基于高密度的大容量。同时，计算机系统的中央处理器(CPU)也得到了发展，其侧重于高速。结果，在计算机系统中，CPU和存储器设备之间运行速度差别通常较大，该速度差别大到在目前的系统中，存储器设备的运行速度通常是限制系统整体性能的主要因素。为了改善系统运行速度，目前正发展高速存储器系统和高性能存储器系统。在高性能存储器系统中，其目的是在给定的单位时间内处理输入/输出数据。对于这种高速存储器系统，首先，必须发展高速存储器设备，其次，能够使得用于互联存储器设备与存储器设备外设的输入/输出接口高速的模块和总线结构也是极其重要的。通常，传统的存储器系统总线结构一般被分类为短线型(stub-form)和环路贯穿(loop-through)型。附图说明图1是表示传统短线型存储器总线结构的示意图，图2是表示传统环路贯穿型存储器总线结构的示意图。参照图1，传统短线型存储器总线结构中，在系统板上设置总线11，与系统板连接的存储器模块13上的每个存储器器件15经模块13上的短线17连接到总线11。短线17经模块插座19分叉。参照图2，在传统环路贯穿型存储器总线结构中，存储器模块23上的每个存储器器件25顺序地直接连接到模块23上的总线而不采用短线。模块23上的总线27经模块插座29连接到位于系统板上的总线21。在图1和图2中，总线11和21被连接到存储器控制器10和20。在图1的传统短线型总线结构中，由于通道的总长度，即总线11的总长度相对较短，因此，经通道的信号传输延迟时间同样短，从而电波干扰小。但是，由于短线结构，通道上出现不连续和阻抗失配，因此产生反射波噪声。其结果是，在高速操作期间，由于反射波噪声的影响，在通道上的信号波形中出现严重的失真。亦即，在短线型总线结构中，由于通道上的反射波噪声，信号完整性变差。因此，在短线型总线结构中，为了改善信号完整性，在总线上设置短线电阻。增大电阻的结果是，存储器控制器10中驱动器的驱动电压和存储器器件15中驱动器的驱动电压也增大，因此，增大了功耗。与此同时，在图2的传统环路贯穿型总线结构中，由于包括位于系统板上的总线21和模块23上的总线27的整个通道具有均匀的阻抗，因此，与短线型相比，降低了阻抗失配，并因此大大降低了反射波噪声。另外，由于在上述结构中不需要短线和短线电阻，因此存储器控制器20中驱动器的驱动电压和存储器器件25中驱动器的驱动电压相对较小，并因此降低了功耗。从环路贯穿型总线结构中的上述优点可看出，与图1的短线型总线结构相比较，很明显，图2的环路贯穿型总线结构更适合于高速操作。但是，从图2可知，与图1的传统短线型总线结构相比，环路贯穿型总线结构中，整个通道的长度很长。其结果是，通道上的信号传输延迟时间长，并且电波干扰大，因此，高速性能受到限制。另外，与图1的短线型相比，在图2的环路贯穿型中，在通道上安装了相对来讲更多的存储器器件。因此，容载增大，而通道的阻抗减小。通道的低阻抗是对诸如印刷电路板(PCB)和模块连接器的系统的制造成本提高有影响的因素。为了解决上述局限性，本专利技术的目的是提供一种存储器模块，它能够构成其中可减小整个通道长度的短环路贯穿型存储器总线系统，该系统适于高速操作，并且能够降低诸如印刷电路板(PCB)和模块连接器的系统的制造成本。因此，为了实现上述目的，提供了一种其中安装有多个存储器器件的存储器模块。该存储器模块包括多个接片，位于所述存储器模块的前面一侧和后面一后侧，用于以系统板上的连接器互接；多个通路，用于连接所述存储器模块的两个不同信号层；多个数据总线，通过每个通路从所述存储器模块的前侧上的接片延伸到所述存储器模块后侧上的接片，其中，至少一个存储器器件连接到每个数据总线。每个数据总线垂直于其上形成有接片的存储器模块一侧形成。根据本专利技术第一优选实施例，所述存储器模块还包括控制/地址总线，从所述存储器模块的前侧上的接片通过一个通路延伸到所述存储器模块后侧上的接片；和控制/地址短线，从所述控制/地址总线一点分叉，并且共同连接到存储器器件。在第一实施例中，存储器模块还包括缓冲器或寄存器，用于在所述分叉点驱动所述控制/地址短线。另外，在第一实施例中，最好，控制/地址短线平行于其上形成有接片的存储器模块一侧形成，并且，控制/地址总线垂直于其上形成有接片的存储器模块一侧形成。根据本专利技术第二优选实施例，存储器模块还包括控制/地址总线，从所述存储器模块前侧的接片通过一个通路延伸到所述存储器模块后侧的接片；第一控制/地址短线，从所述控制/地址总线的一点分叉，并且共同连接到安装在所述存储器模块前侧上的存储器器件；第二控制/地址短线，从所述控制/地址总线一点分叉，并且共同连接到安装在所述存储器模块后侧上的存储器器件。在第二实施例中，存储器模块还包括用于在所述分叉点驱动第一所述控制/地址短线的缓冲器或寄存器和用于在所述分叉点驱动第二所述控制/地址短线的缓冲器或寄存器。另外，在第二实施例中，最好，第一和第二控制/地址短线平行于其上形成有所述接片的存储器模块一侧形成，所述控制/地址总线垂直于其上形成有所述接片的存储器模块一侧形成。根据本专利技术第三优选实施例，所述存储器模块还包括控制/地址总线，从所述存储器模块前侧的接片通过一通路延伸到所述存储器模块后侧的接片；和控制/地址短线，从所述控制/地址总线的一点分叉，其中，安装在所述存储器模块前侧上的所述存储器器件和安装在所述存储器模块后侧上的存储器器件共同连接到所述控制/地址短线。在第三实施例中，存储器模块还包括缓冲器或寄存器，用于在所述分叉点驱动控制/地址短线。另外，在第三实施例中，最好，控制/地址短线平行于其上形成有所述接片的存储器模块一侧形成，控制/地址总线垂直于其上形成有所述接片的存储器模块一侧形成。根据本专利技术第四优选实施例，存储器模块还包括控制/地址总线，其以环路贯穿形式形成，并且从所述接片的一个管脚延伸到所述接片的另一管脚，并且共同连接到所述存储器器件。在第四实施例中，最好，控制/地址总线平行于其上形成有所述接片的存储器模块一侧形成。根据本专利技术第五优选实施例，存储器模块还包括控制/地址总线，其以环路贯穿形式形成，经通路通过存储器模块前、后侧，并且从所述接片的一个管脚延伸到所述接片的另一管脚，并且，安装在所述存储器模块前侧上的存储器器件和安装在所述存储器模块后侧上的存储器器件共同连接到所述控制/地址总线。在第五实施例中，最好，控制/地址总线平行于其上形成有所述接片的存储器模块一侧形成。在另一实施例中，多个数据总线和控制/地址总线中的一个以短环路贯穿配置构成，而另一个以短线配置形成。通过结合附图对优选实施例进行详细描述，本专利技术的上述目的和优点将会变得更加清楚，其中图1是表示传统短线型存储器总线结构的示意图；图2是表示传统环路贯穿型存储器总线结构的示意图；图3是表示本专利技术存储器模块的示意图；图4是表示采用图3的本专利技术存储器模块的短环路贯穿型存储器总线结构的示意图；图5是表示图3的本专利技术存储器模块的第一实施例的示意图；图6A是表示图3的本专利技术存储器模块的第二实施例的示意图；图6B是表示图6A的本专利技术第二实施例的存储本文档来自技高网...

【技术保护点】
一种存储器模块，其中安装有多个存储器器件，包括： 多个接片，位于所述存储器模块的第一前侧和第二后侧，用于与系统板上的连接器接口； 多个数据总线，从所述存储器模块的前侧上的接片延伸，并且通过所述模块，直至所述存储器模块后侧的接片；和 连接到每个对应的数据总线的同样多个存储器器件。

【技术特征摘要】
KR 2000-6-9 31665/001.一种存储器模块，其中安装有多个存储器器件，包括多个接片，位于所述存储器模块的第一前侧和第二后侧，用于与系统板上的连接器接口；多个数据总线，从所述存储器模块的前侧上的接片延伸，并且通过所述模块，直至所述存储器模块后侧的接片；和连接到每个对应的数据总线的同样多个存储器器件。2.如权利要求1所述的存储器模块，其中，所述接片在第一方向上延伸，其中，每个数据总线在基本上与所述第一方向垂直的第二方向上延伸。3.如权利要求1所述的存储器模块，其中，所述存储器模块前侧上的接片包括每个所述数据总线的输入管脚，其中，所述存储器模块后侧上的接片包括每个所述数据总线的输出管脚。4.如权利要求1所述的存储器模块，其中，所述存储器模块还包括控制/地址总线，从所述存储器模块的前侧上的接片延伸，通过所述存储器模块，直至所述存储器模块后侧上的接片；和控制/地址短线，从所述控制/地址总线分叉，并且共同连接到所述存储器器件。5.如权利要求4所述的存储器模块，其中，所述存储器模块还包括缓冲器或寄存器，用于在所述分叉点驱动所述控制/地址短线。6.如权利要求4所述的存储器模块，其中，所述控制/地址短线基本上在存储器模块上的第一方向上延伸，并且其中控制/地址总线基本上在与所述第一方向基本垂直的第二方向上延伸。7.如权利要求1所述的存储器模块，其中，所述存储器模块还包括控制/地址总线，从所述存储器模块前侧的接片延伸，通过所述存储器模块，直至所述存储器模块后侧的接片；第一控制/地址短线，从所述控制/地址总线分叉，并且共同连接到安装在所述存储器模块前侧上的存储器器件；第二控制/地址短线，从所述控制/地址总线分叉，并且共同连接到安装在所述存储器模块后侧上的存储器器件。8.如权利要求7所述的存储器模块，其中，所述存储器模块还包括缓冲器或寄存器，用于在所述分叉点驱动第一所述控制/地址短线。9.如权利要求7所述的存储器模块，其中，所述存储器模块还包括缓冲器或寄存器，用于在所述分叉点驱动所述第二控制/地址短线。10.如权利要求7所述的存储器模块，其中，所述第一和第二控制/地址短线在基本上平行于其上形成有所述接片的存储器模块一侧的第一方向上形成，并且其中，所述控制/地址总线在基本上垂直于所述第一方向的第二方向上形成。11.如权利要求1所述的存储器模块，其中，所述存储器模块还包括控制/地址总线，从所述存储器模块前侧的接片延伸，通过所述存储器模块，直至所述存储器模块后侧的接片；控制/地址短线，从所述控制/地址总线分叉，其中，安装在所述存储器模块前侧上的所述存储器器件和安装在所述存储器模块后侧上的存储器器件共同连接到所述控制/地址短线。12.如权利要求11所述的存储器模块，其中，所述存储器模块还包括缓冲器或寄存器，用于在所述分叉点驱动第一所述控制/地址短线。13.如权利要求11所述的存储器模块，其中，所述控制/地址短线在基本上平行于其上形成有所述接片的存储器模块一侧的第一方向上形成，并且其中，所述控制/地址总线在基本上垂直于所述第一方向的第二方向上形成。14.如权利要求1所述的存储器模块，其中，所述存储器模块还包括控制/地址总线，其以环路贯穿配置形成，并且从所述接片的第一管脚延伸到所述接片的第二管脚，并且共同连接到所述存储器器件。15.如权利要求14所述的存储器模块，其中，所述控制/地址总线平行于其上形成有所述接片的存储器模块一侧形成。16.如权利要求1所述的存储器模块，其中，所述存储器模块还包括控制/地址总线，其在所述存储器模块前、后两侧上以环路贯穿配置形成，并且从所述接片的第一管脚延伸到所述接片的第二管脚，并且其中，安装在所述存储器模块前侧上的存储器器件和安装在所述存储器模块后侧上的存储器器件共同连接到所述控制/地址总线。17.如权利要求16所述的存储器模块，其中，所述控制/地址总线平行于其上形成有所述接片的存储器模块一例形成。18.一种存储器模块，具有多个存储器器件，包括所述存储器模块前面的前接片和所述存储器模块后面...

【专利技术属性】
技术研发人员：朴勉周，苏秉世，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]