【技术实现步骤摘要】
本专利技术涉及一种制造具有在半导体衬底内分段地延伸的布线的半导体器件的方法以及一种可用这种方法制造的半导体器件。例如从DE 35 02 713A1和从DE-AS 16 14 250已知具有在半导体衬底内分段延伸的布线的半导体器件。集成电路，尤其是CMOS电路，要用大量工艺步骤来制造。这种电路的制造费用在此由工艺的复杂性和实际处理时间决定。高度复杂的组件常常需要数百个单独的工艺步骤和许多天的生产工艺流程。在此，一部分工艺步骤必须用于制造布线，将单个的有源器件相互连接，或者可靠地建立集成电路向＇外界＇的接头。通常这种类型的连接由一个或多个铝制导线平面实现。然而有一些应用，铝制导线平面一方面太昂贵，另一方面占用过多面积。此外，用铝制布线实现的集成电路不能充分地保护电路，防止外来的操作和事后的分析。为了能对集成电路进行操作，一般必须首先分析集成电路。为此必须一层一层地将布线平面之间的钝化层或绝缘层去掉，以便能够分析这样暴露出的布线平面。如果在此出现的布线平面是铝布线，那么这样的电路分析就比较容易地进行。因此，作为本专利技术基础的任务是，提供一种制造具有在衬底内分段延...
【技术保护点】
制造具有至少在衬底内分段地延伸的布线的半导体器件的方法，其中至少配置一种在半导体衬底内延伸的、导电的连接（２４）和至少配置一种在半导体衬底（１）上延伸的、导电的连接（１４，１８），并且此方法是与制造至少两种类型的晶体管的方法相适配的，具有下列步骤： ａ）提供一种具有至少两个区域（３，５）的半导体衬底（１），其中在第一区域（３）内安置第一种晶体管类型的晶体管，和在第二区域（５）内安置第二种晶体管类型的晶体管， ｂ）在半导体衬底（１）上淀积第一绝缘层（８）， ｃ）在第一区域（３）内，在稍后的在半导体内延伸的、导电的连接（２４）与在半导体衬底（１）上延伸的、导电...
【技术特征摘要】
DE 1998-11-11 19852072.71.制造具有至少在衬底内分段地延伸的布线的半导体器件的方法，其中至少配置一种在半导体衬底内延伸的、导电的连接(24)和至少配置一种在半导体衬底(1)上延伸的、导电的连接(14，18)，并且此方法是与制造至少两种类型的晶体管的方法相适配的，具有下列步骤a)提供一种具有至少两个区域(3，5)的半导体衬底(1)，其中在第一区域(3)内安置第一种晶体管类型的晶体管，和在第二区域(5)内安置第二种晶体管类型的晶体管，b)在半导体衬底(1)上淀积第一绝缘层(8)，c)在第一区域(3)内，在稍后的在半导体内延伸的、导电的连接(24)与在半导体衬底(1)上延伸的、导电的连接(14)之间的交叉点的范围内注入第一种导电类型的掺杂物，和/或在第二区域(5)内，在稍后的在半导体内延伸的、导电的连接(24)与在半导体衬底(1)上延伸的、导电的连接(18)之间的交叉点的范围内注入第二种导电类型的掺杂物，d)在第一绝缘层(8)上淀积一种导电层(10)，e)利用光刻技术淀积第一掩模(12)，该掩模在第一区域(3)内基本上只掩盖需制造的第一种晶体管类型的晶体管的栅极线(Gatebahn)以及必要时掩盖在半导体衬底(1)上延伸的、导电的连接(14)，和几乎完全掩盖第二区域(5)，f)对应于此第一掩模(12)将导电层(10)转变为第二绝缘层(22)或去除，和在半导体衬底(1)中至少注入第一导电类型的掺杂物(15)，g)利用光刻技术淀积第二掩模(17)，该掩模在第二区域(5)内基本上只掩盖需制造的第二种晶体管类型的晶体管的栅极线以及必要时掩盖在半导体衬底(1)上延伸的、导电的连接(18)，和几乎完全掩盖第一区域(3)，h)对应于此第二掩模(17)将导电层(10)转变为第二绝缘层(22)或去除，和在半导体衬底(1)中至少注入第二导电类型的掺杂物(20)，使得通过在交...
【专利技术属性】
技术研发人员：H布劳恩，R卡科施克，R斯托坎，G普拉萨，A库克斯，
申请(专利权)人：因芬尼昂技术股份公司，
类型：发明
国别省市：DE[德国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。